三星采用新思科技Custom Compiler为EUV技术加速IP设计

徐泉

新思科技近日宣布，全球先进半导体技术厂商三星已经采用新思科技定制设计平台，基于Custom Compiler设计环境，为其采用远紫外（EUV）光刻技术的5 nm早期低功耗（LPE）工艺进行IP设计。为了支持部署，三星和新思科技已经共同开發了针对该平台的模拟/混合信号（AMS）参考流程，以及5LPE可互操作工艺设计套件（iPDK），并且现在能够提供给三星的客户使用。这个参考流程充分利用Custom Compiler的视觉辅助自动化技术，帮助提升开发者的工作效率，以更快速度完成设计。

三星IP开发团队副总裁Jongshin Shin表示：“5G、人工智能、高性能计算和汽车应用等日益增长，推动了客户采用5LPE工艺技术的需求。为了提升这个工艺节点开发者的效率，我们与新思科技合作开发AMS参考流程，并为我们自己的内部设计团队部署这一流程。”

新思科技定制设计平台是首款面向三星5LPE工艺并提供AMS参考流程支持的定制设计解决方案。这个定制设计平台的主要特征包括可靠性感知验证、参数提取融合技术和视觉辅助版图设计。可靠性感知验证可以确保进行可靠的AMS设计，并带有签核（Sign-off）精度的晶体管级EM/IR分析、大规模蒙特卡洛仿真、老化分析和其他验证检查。采用StarRC寄生参数提取的参数提取融合技术通过在版图设计完成之前，支持精确的寄生仿真来缩短设计收敛时间。视觉辅助自动化是一种减少版图设计工作量的开创性方法，尤其适用于先进节点设计，它已被证明能够提升工作效率。

三星已经为其内部IP设计团队部署了基于新思科技定制设计平台的完整设计流程，以便加速5LPE IP设计。相同的平台也在被新思科技使用，为三星5LPE工艺设计业内最广为使用的经过硅验证的IP，Synopsys DesignWare Library。新思科技的定制设计平台以Custom Compiler电路设计和版图设计环境为基础，包含HSPICE，FineSim SPICE，CustomSim FastSPICE电路仿真；Custom WaveView波形显示；StarRC寄生参数提取以及IC Validator物理验证。

5LPE参考流程包含一系列教程，以阐明怎样利用新思科技定制平台来达到5 nm电路和版图设计的关键要求。这些教程包含样例设计数据和步骤介绍说明，支持完成典型的电路和版图设计任务。

该参考流程可以通过三星SAFE计划获取，这项计划提供经过广泛测试的三星工艺设计套件（PDK）和参考流程（附带设计方法）。

新思科技芯片设计事业部产品管理副总裁Aveek Sarkar表示：“在以期利用现有设计工具更快取得结果的需求推动下，客户正在加速转向使用Custom Compiler。此次合作，能够让我们共同的客户，包括三星内部IP开发者，最大限度地提升开发者的工作效率，并以更快的速度完成设计。”