一种多功能高压断路器机械参数测试装置的设计与研制

晏 锋，周菊根，龚 伟，沈湘于，柴仁勇

（1.国网江西省电力有限公司新余供电分公司，江西 新余 338025；2.国网江西省电力有限公司，江西 南昌 330077）

0 引言

在电力系统网络中，高压断路器负责整个线路的控制和保护，其性能的优劣直接影响电力系统运行时的安全。断路器自身性能指标将直接影响电力系统的安全运行[1-2]。断路器的性能指标有两大类：电气特性与机械特性。电气特性是指断路器运行的电压等级、负载电流、切断电流、启动电压等。机械特性是指断路器的时间参数：固有分/合闸时间、断路器三相分/合闸不同期时间、同相分/合闸不同期时间；合闸弹跳次数、弹跳时间；速度与行程参数：分/合闸平均速度、刚分/合闸速度、最大分/合闸速度，全行程、超行程、接触行程等机械特性[3-4]。如果断路器的时间参数不符合要求，在断路器合/分闸过程中电网就会产生较长时间的零、负序电流，对电网自身以及用电设备都会产生危害，严重将导致电网继电保护误动，影响电网安全运行。若断路器的行程与速度参数不符合要求，将影响断路器的灭弧时间与灭弧能力，甚至会导致断路器损坏，引发电网出现供电故障。因此，文献[5]和文献[6]中规定，对断路器进行机械参数测试。

然而，目前以单片机为核心器件的测试装置校准系统使用的较多，该系统通过AD、DA进行信号转换，测试结果显示在LCD（液晶显示器）上，理论上单片机不能同步测量断路器多个断口合/分闸时间，存在不可消除的系统误差与随机误差。因此，本文以并行器件为核心器件研发高压断路器机械参数测试装置，同时，利用VHDL（超高速集成电路硬件描述语言）在FPGA内部建立“断路器VHDL语言模型”，真实地模拟断路器3个或6个断口的分合闸动作过程，为被校验的断路器测试装置提供已知的标准时间、行程、速度等参数，可实现测试装置的自检和测试其他断路器测试装置，确保测试装置的测量准确性。

1 测试装置总体方案设计

基于EDA技术的断路器机械参数测试装置及其校验系统的研制是依据最新的GB1984—2014《高压交流断路器》为设计蓝本，DL/T846.3—2004《高电压测试设备通用技术条件》电力行业标准第3部分，高压断路器综合测试装置为设计依据，利用EDA技术对FPGA内部资源进行整合，设计出实现对各类断路器机械参数进行准确测量需要的断口状态采集、位移数据采集、同步启动、断路器机械特性仿真模块以及中央数据处理等模块电路，具体原理框图如图1所示。

图1 断路器测试装置原理框图

1）断路器机械参数测试的实现

本测试装置的核心器件为FPGA，其为硬件并行器件，每个引脚都可以独立运行。

当FPGA接收到来自LCD触摸屏的合/分闸命令时，同步启动中央数据处理模块电路与被测断路器，并通过光纤传感器与位移传感器获得被测断路器断口的合/分闸时间与动触头位移信息，经过运算、比对得出被测断路器的机械参数，给出测试数据，并显示测试结果是否合格。为了便于现场调试，每次测试数据均显示在LCD上。当需要保存测试成果资料时，可打印输出测试结果。

2）断路器机械参数测试装置校验系统的实现

为了确保断路器机械参数测试装置的精度，利用VHDL语言在FPGA内部构建“断路器动作模拟模型”，真实地模拟断路器3个或6个断口的分合闸动作过程，依据需要可以设置不同端口的动作时间，为待检测试装置提供标准值。待检测试装置测量值与设置值经过对比分析，得到待测检测仪精度是否达到要求。若达不到要求，可以根据测量值与设置值之间的差值对待测测试装置进行校准。该功能能够实现自检，同时也可以对其他断路器测试装置进行精细测试与校准。

具体工作流程：当FPGA接收到来自LCD的测试装置校验命令时，启动FPGA内部事先建立的“断路器VHDL语言模型”，同时LCD显示合/分闸标准参数设置窗口，设置完毕后启动校准。将待校准测试装置测量参数与标准参数进行对比计算，得到待测测试装置的测量误差，进而实现校准，测量连接如图2所示。

图2 校准系统与待检测仪器的连接图

2 各模块的研制

1）同步启动电源

电力系统检修规程要求，检修设备应两侧挂地线。当断路器断口两端挂上地线时，相当于三相3个或6个断口并联。当一个断口闭合时，就会造成其它断口短路，测试装置将无法测量合闸时间。因此，使用第二代断路器测试装置时要求拆除断路器地线。这样，就会违反安全生产规程规定，带来安全生产隐患。本项目组设计一个可同时测量6个断路器断口分合闸时间的断口状态采集系统，每一个断口对应一个时间采集电路，且每个电路采用独立电源供电，6个电路参考点共地。这样，既可以保证断路器带地线，也可以有效测得各断口时间信息。

2）光纤传感器

非接触式测量是阻断断路器上静电通往测试装置通道的有效方法。因此，本项目组利用光纤通讯技术，设计光纤传感电路。在断口状态电信号未到达测试装置以前，利用光纤传感电路将其转换成光信号，发送给断路器测试装置；光信号到达断路器测试装置后，再转换成电信号，发送给FPGA内部的断口状态采集模块短路，完成合/分闸时间测量。这样，即可实现非接触测量。

3）符合断路器动触头运行特点的位移测量技术研究

断路器在动作过程中，由于惯性的原因存在过冲、抖动现象。如果不能识别动触头是抖动还是位移，动触头是合闸运动还是分闸运动就会造成测试结果错误。为此，项目组研制可输出两路互差90°的数字位移传感器，每个脉冲代表直线位移0.2 mm。针对这一特点，项目组利用VHDL语言中的有限状态技术，在FPGA内部设计位移数据采集模块电路。该电路可识别断路器动触头运动方向和机械振动的干扰信号，实现对断路器行程的准确测量。

4）断路器机械特性仿真模型的设计

FPGA器件是硬件并行器件，其每个IO引脚都有独立的输入、输出能力。利用FPGA引脚这个特点，模拟高压断路器三相断口A1、A2、B1、B2、C1、C2合分闸输出状态以及动触头运动过程。用户可以利用硬件编程语言对FPGA进行开发，使FPGA内部逻辑门重新组合，达到用户的设计要求。校准系统的硬件执行电路由：SOPC串口通讯模块电路、时间数据VHDL接收硬核、行程速度数据VHDL接收硬核、VHDL数据处理与输出硬核、VHDL液晶显示驱动硬核组成。

3 测试实验

测试装置中的关键技术有多端口同时测量、系统抗干扰性、动触头正反转与触头弹跳。其中FPGA的I/O资源丰富，不需要扩展就可以直接驱动外围电路，使系统电路简单，集成度高，完全代替单片机较好地解决此类问题。而行程测试的传感器是采用高精度的旋转编码器。

本测试装置是对某地区电网220 kV变电所SF6断路器进行现场测试，测试结果见表1所示。结果表明测试装置抗干扰性能好，测试技术指标完全符合DL/T846—2004、GB1984—2014的标准要求。

表1 系统测试结果ms

4 结语

含校验功能的高压断路器机械参数测试装置具有测量结果稳定、准确、精度高的特点，在强电磁干扰环境下能够稳定运行，能够满足DL/T846—2004、GB1984—2014对高压断路器测试装置的要求。同时，该装置还集成了断路器测试装置校准系统，能够实现自我校验，也可为其他断路器测试装置进行校准，具有广阔的应用前景。