利用FPGA实现脉冲压缩的方法研究

2018-07-10姜文博

通信电源技术 2018年4期

姜文博

（陕西长岭电子科技有限责任公司，陕西宝鸡 721006）

0 引言

现代雷达特别是固态源雷达，由于其发射机峰值功率较小，为了增大雷达的作用距离，必须增加发射信号的时宽，但会降低信号的带宽和雷达的距离分辨率。为了解决雷达作用距离与雷达距离分辨率之间的这种矛盾，脉冲压缩技术被提出，并得到了广泛研究和应用。雷达信号的脉冲压缩技术，是指雷达通过发射大时宽脉冲信号保证雷达的作用距离，并在大时宽脉冲中调制大带宽信号，在接收时通过对大带宽信号进行匹配滤波得到小时宽脉冲来提高雷达距离分辨率。利用脉冲压缩处理的信号波形有很多，如调相信号、非线性调频信号和线性调频信号等。在各种利用脉冲压缩处理的信号波形中，线性调频作为一种具备产生简单、多普勒特性不敏感等优点的信号被雷达大量使用。

1 脉冲压缩原理

信号的脉冲压缩处理是基于匹配滤波的原理实现的。设信号为：

n(t)为高斯白噪声，均值为0，自相关函数为Rn(τ)=N0δ(τ)/2，功率谱密度为 N0/2。

对应的匹配滤波器的时域表达式为：

匹配滤波器的作用是对输入信号x(t)进行相关运算。在t=t0时刻，信号各频谱分量同相叠加得出相关峰值。由于与输入信号中的s(t)具备强相关特性，与高斯白噪声n(t)之间没有相关性，因此最大输出功率只与信号能量有关。匹配滤波器的这种相关特性，可以在高斯白噪声中检测出确定信号，是以输出信噪比最大为准则的最优接收机[1]。基于这个特性，匹配滤波器在许多场合都是最佳的处理器，有着极其广泛的应用。本文讨论的脉冲压缩技术，就是基于匹配滤波器进行讨论的。

脉冲压缩时会产生旁瓣，而旁瓣随着离主瓣的间隔x按1/x的规律衰减，旁瓣的零点间隔为1/B。在多个目标情况下，这些旁瓣会淹没在其他微弱目标中，使得目标无法分辨。因此，必须将其抑制，以提高小目标的辨别能力。旁瓣抑制利用在信号传输通路上以加权实现。加权可以在频域、幅域和相域上操作，加权的位置可以是射频、中频和视频。由于是利用匹配滤波器处理线性调频信号，所以在匹配滤波器上进行加权。加权系数选择Hamming窗函数，其最高旁瓣电平为-43 dB，归一化主瓣宽度为1.30 dB，最大信噪比损失为3.1 dB。通过Matlab仿真可以得出脉压结果，主副比大概为42 dB。

2 脉冲压缩实现

采用时域卷积的方法实现匹配滤波，从而得到脉冲压缩结果。利用FPGA实现脉冲压缩的系统结构，如图1所示。

图1 脉冲压缩系统结构

在一个实际的例子中，输入信号的中频为150 MHz，信号带宽为40 MHz。

在A/D采集时，根据带通采样定理，选择4/5的中频频率作为A/D的采样频率，即为120 MHz。如此，DDC时，对于I路本振系数变为1、0、-1、0的循环序列，Q路本振系数变为0、-1、0、1的循环序列。这样就不需要DDS和乘法器做混频，减少了系统的复杂度。

在DDC中，对于I、Q两路的低通滤波器，选择FIR滤波器。采用xilinx公司提供的FIR ip核，可以很方便实现FIR滤波器。首先，应用Matlab的fdatool工具，生成一个采样率120 MHz、通带20 MHz、阻带21 MHz、阻带衰减80 dB、通带平坦度0.1 dB的FIR滤波器系数；然后量化为16 bit，导出coe文件。利用VIVADO软件左侧IP Catalog按钮打开IP Catalog界面，然后在Digital Signal Processing子项Filters中找到FIR Compiler，双击鼠标左键打开。FIR核第一页Filter Options设置，Component Name本栏填写IP核的名字。Select Source本栏有两个选项，其中一个为Vector，选择Vector要求Coefficient Vector中填写滤波器各个系数，另一个是COE File，选择时要在Coefficient File中选择滤波器系数文件。在此，选择滤波器系数文件方法，文件是在MATLAB中生成的coe文件。Filter Type本项选择Single Rate，其余项默认。FIR核第二页Channel Specification设置，Select Format本项选择Frequency Specification；Input Sampling Frequency（MHz）本栏填写信号输入速率，本例中信号采样率为120 MHz，所以此处填写120；Clock Frequency（MHz）本栏填写IP核运行频率，本例选择240 MHz，为信号采样率的2倍；其余项默认。FIR核第三页Implementation设置，Input Data Type本项选择Signed有符号数输入；Input Data Width本栏填写输入数据宽度，为16位；Input Data Fractional Bits本栏填写输入数据中的小数位个数，为0；Output Rounding Mode本栏选择Truncate LSBs，截掉输出数据低位；Output Width本栏填写输出数据位宽，为24位[2]。滤波器系数为16位有符号数。输入数据为不大于24的无符号数或者不大于25的有符号数时，每一级乘法所用的乘法器为1个，所以考虑到下一级脉冲压缩时的输入数据位宽，此处设定输出数据位宽为24；其余项默认。FIR核第四页Detailed Implementation设置，Goal本项为综合方式。为了保证性能，选择Speed，运行速度优先。如果资源紧张，可以选择Area，以节省硬件资源。FIR核第五页Interface设置为默认项。

脉压匹配滤波器配置类似于DDC中的低通滤波器，其更改的地方为FIR核第一、二页Coefficient File中选择系数文件为仿真过程中生成的匹配滤波器系数文件；FIR核第二页Channel Specification设置中Input Sampling Frequency中填写60 MHz，原因是对信号做了2倍抽取，信号频率由120 MHz降到60 MHz；FIR核第三页Implementation设置中Output Width数据位宽填写31，由于从IP核中输出的数据要做加减法后变为32位数据。

做完匹配滤波后，对输出的I、Q通道求模；采用CORDIC核，核执行的是CORDIC算法。在第一页设置中，Functional Selection选择Translate；Input width选择32，Output width选择32。最后，输出结果如图2所示。

3 结论

从结果上看，脉压结果脉压峰值明显，基本符合Matlab仿真结果。系统处理5 μs时宽、40 MHz带宽的线性调频信号时，延时为6.6 μs，处理延时小，可以快速得出结果。受限于FPGA的运行频率，本文方法对带宽200 MHz以下的信号处理，在程序结构、处理延时以及处理速度上有优势，适用于开发周期短、可靠性要求高的领域，而对于大时宽带宽信号还需要利用频域处理方法进行处理。