应用DSP与CPLD实现24脉波低频电源触发电路

2018-06-12李培培

信息记录材料 2018年7期

王辉，李培培，李宏

（西安石油大学陕西西安 710065）

1 引言

近年来，随着我国工业技术和科技水平的快速发展，冶金行业对大功率电源的要求越来越高。绿色能源、节能降耗已成为全世界关注的焦点。因此，如何提高电能的利用率具有重大社会经济效益。

随着电力电子技术和计算机控制技术的发展，利用数字化功能实现大功率电源控制技术的升级换代对提高系统的可控性、可靠性、实时性等具有十分重要的意义[1]。DSP具有丰富的片内资源和高效的数据处理能力。对于大功率电源，若采用DSP作控制核心，需同时触发多个晶闸管，加重CPU负担，响应脉冲可能会产生延时，无法保证多路触发脉冲的精确度。复杂可编程逻辑器CPLD有丰富的逻辑资源，适用于完成各种算法和组合逻辑，具有I/O多、设计灵活、规模大、速度快、逻辑处理能力强等优点。冶金行业一般要求电源工作在低压大电流模式下，多个整流模块并联同时输出，因此要求触发脉冲具有控制精度高、对称度好、灵活可靠等特点，保证晶闸管的可靠导通及模块间的一致性。应用高速DSP芯片与CPLD器件相配合能完成复杂的运算和控制功能，并使系统设计的人机接口、数据显示更加方便。

本文所设计的触发电路将应用于正在研制的某大吨位电渣炉低频供电系统中，针对该电渣炉实际工作的一致性、均流、多路触发、控制精度高等特点，提出了应用DSP与CPLD相结合的控制系统设计方案。

2 整体方案设计

图1为总体方案设计框图。变压器主要由两台12脉波整流变压器构成，每台整流变压器一次侧接线方式为延边三角形接线方式，二次侧为双反星带平衡电抗器的接线方式[2]。两台变压器的四套阀侧绕组的线电压相量互差15°相位，经正组和反组整流机组交替运行，在输出侧形成24脉波的准方波单相交流电。由于电渣炉为低压大电流负载，考虑到三相桥式电路用的管子数量比较多，故而采用双反星整流电路，输出同样电流晶闸管数量少了一倍[3]。

控制系统由主控制器、PLC监控保护电路、上位机及触摸屏构成。主控制器主要完成同步信号和反馈信息的采集、触发脉冲的形成与分配、零电流检测及频率控制等功能；PLC单元主要对整个系统实施监控和逻辑保护，同时具有与上位机、触摸屏及另一块热备板间的通讯功能；远程控制功能主要由上位机实现，可实时显示电源运行状态、工作模式、工作电压与电流等数据。

图1 系统整体方案框图

3 触发电路的硬件电路

硬件电路是保障整个触发电路功能可靠的基础，主要从主控制器的硬件设计、同步信号检测电路、触发脉冲隔离放大电路、正反组脉冲切换及频率控制电路几个方面详细介绍。

3.1 DSP与CPLD模块的硬件设计

主控制器采用将DSP与CPLD相结合的方式，将DSP较强的数据处理能力与CPLD的高集成性、硬件可重复编程性结合在一起，系统设计了人机交互接口，数据显示更加方便[4]。主控制器以DSP为核心通过同步信号来产生初始的触发脉冲，应用CPLD实现脉冲分配和工作状态监控。采用DSP与CPLD协同工作，不仅能减轻DSP的处理负担，充分利用DSP和CPLD资源，而且可实现多路脉冲信号的同时产生，满足系统控制的高性能、高精度要求。

3.2 同步输入电路

同步输入电路如图2所示。TA、TB、TC为三相输入端。以TA端为例简述电路工作原理，C24滤去输入电路中的高频成分，R128、R125为限流电阻，U9、U10为光耦TLP251。在交流信号的正半周，当输入信号大于光耦的开启信号时，光耦二极管导通，致使CE端接通，A点与地相连形成低电平；若交流信号不足以开启光耦，则A点通过上拉电阻R16E形成高电平。同理，在交流信号的负半周，在AF点也可形成高低电平。A、AF点接在CPLD的I/O口，CPLD设置为低电平有效。

图2 同步输入电路

3.3 触发脉冲隔离驱动单元

本文所涉及的低频电源运行时电流大，电源输出容量大，每个整流臂需4个晶闸管并联；正组和反组各工作每个低频周期的半个周期，运行时电场和磁场干扰较大；触发脉冲从触发板输出至晶闸管GK极间的引线较长。因此采用光纤作为脉冲隔离与传输的媒介。单路脉冲输出电路，如图3所示。VT1为晶体管，起脉冲功率放大作用；发光二极管VL1用来指示脉冲正常与否；晶体管B极的电阻起限流与抗干扰作用。该控制板由于输出24路触发脉冲，所以有相同工作原理的脉冲功放电路有24个。

图3 单路触发脉冲输出电路

3.4 正反组脉冲切换及频率控制电路

交-交变频电路是由两组三相可控整流交替工作实现的。正常工作时正组和反组按频率要求，在半个周期内只能有一组工作，但当两组进行换流时，必须保证前边工作的那组已经完全关断，才能使另一组开始工作。图4为零电流检测及正反组脉冲切换频率控制电路。保证正组和反组正常切换的前提是正组正常工作时，按控制逻辑，当发出封锁正组脉冲的指令后，先检测原来工作的正组整流臂中的电流是否降为零后，才能允许反组触发脉冲输出。图中霍尔电流传感器HLI为检测主电路电流，电路中将检测结果与零电流值进行比较，确认其为零时，检测反组触发脉冲输出。图中低频信号为设定输出频率的环节，它由控制电路中DSP部分的编程输出[5]。

图5 零电流检测及正反组脉冲切换频率控制电路

4 软件设计

数字控制系统的软件设计根据硬件电路的特点基于DSP&CPLD编程设计。DSP的外部存储器片选端子和连接在CPLD上，因此CPLD可映射到TMS320F2812的XINTF0区、XINTF1区和XINTF2区[6]。DSP与CPLD通过SRAM在每个板选控制周期进行一次并行数据通讯。从CPLD在“0”地址每隔20μs向DSP交替发出“1”和“0”信号，若DSP能读到板选控制信号，说明两者之间通讯正常。

实现晶闸管触发器相序自适应的关键是通过软件设计来产生触发脉冲，其框图如图5所示。首先判别电路启动过程中是否有过电、过流等外部故障，若存在则系统进行脉冲封锁；其次对同步检测电路获取的信号进行分析，获得触发脉冲产生的基准。另外，通过对三相方波上升沿不同组合的分析来判断是否存在缺相、乱相等情况，若图中任何一种情况成立，则进行脉冲封锁；若无，则依照相序自适应的方法触发相应晶闸管。