过程考核在EDA技术课程考核中的实践与探索

杨振南　梁晓琳

摘要：EDA技术是一门专业技能课，以培养学生应用硬件描述语言进行FPGA开发的能力为目标。为实现这个教学目标，提出把教学分成软件操作教学、VerilogHDL语法教学、基本数字模块教学和综合项目训练4个教学阶段，并且在每个阶段教学结束时进行阶段考试，把4个阶段的考试成绩加权求和作为学生的课程考核成绩，同时创新地使用阶段重修补考的方法督促学生全过程认真学习。

关键词：EDA技术；分阶段教学；过程考核

1引言

EDA技术课程作为一门实用性很强的实践技术课，在电子信息、通信、自动控制及计算机应用领域的重要性日益突出，在电子类专业广泛开设。该课程开设的目的是使学生掌握采用硬件描述语言，借助EDA工具进行电子电路设计的方法，培养学生使用可编程逻辑器件进行数字系统设计以解决实际工程问题的能力。为了达成这个目标，学生需要具备以下四个方面的能力：掌握一种EDA开发软件平台；掌握一门硬件描述语言；掌握基本数字电路模块的原理及设计方法；具有设计一定复杂程度数字系统的能力。这四个能力具有层层递进，前后依赖的关系。在教学中需要依照培养目标分阶段开展教学。为了及时地了解学生的学习效果，督促学生掌握好各阶段的知识和技能，为后续阶段的学习打下基础，就需要在每个阶段结束后，对学生的学习进行考核。鉴于此，笔者对EDA技术课程进行了改革，采用分阶段教学与过程考核相结合的方法。具体实施办法如下所述。

2分阶段教学方法

根据EDA技术教学需要达成的四个目标，把教学分成以下四个阶段。

2.1QuartuslI软件操作的教学

笔者所在学校的实验箱使用的是Ahera公司的FPGA芯片，所以选择该公司的QuartuslI软件作为EDA开发平台。此阶段的教学目标是让学生掌握QuartuslI软件的基本操作，了解FPGA芯片开发的基本流程，掌握实验箱的结构和使用，理解FPGA芯片与普通数字逻辑芯片的差异。教学内容包括：Qua-tuslI创建工程，新建各类设计文件，绘制电路图的基本操作，全程编译，创建仿真文件，仿真激励设置，仿真结果阅读，锁定引脚，实验箱原理及使用等。教学方法：在机房进行教学，老师边讲边演示，学生边听边操作。每次课结束前，对所讲的内容进行总结，如果有涉及理论教学，则穿插在演示过程中讲解。教学中使用数字电路基础课程中学习过的器件作为教学和练习对象，例如简单与非逻辑电路，加法器，选择器，触发器等的内部结构图。

2.2 Verilog HDL语法教学

硬件描述语言应用最广泛的有VHDL和Verilog HDL两种，后者与C语言语法类似，容易学习，所以笔者选择后者用来教学。此阶段的教学目标是让学生掌握Ve～ogHDL语言的基本語法。教学内容包括：Verilog HDL程序的基本框架，always语句，assign语句，case语句，if语句和运算符等。教学方法：在机房进行，先练后讲；以数据选择器为对象讨论组合电路的设计方法；分别使用不同的语句进行设计，从实例讲解和练习出发，再小结使用到语句的语法；以寄存器，计数器为对象，讲解简单时序电路的设计方法。每一个实例都要求学生在课堂上完成仿真验证，操作熟练的同学则要求完成实验箱上的验证，并且布置课后练习，要求学生在自己的电脑上进一步熟练软件操作，学习语法规则。

2.3基本数字模块设计教学

此阶段的教学目标是：让学生根据设计任务，利用学习过的Verilog HDL语句，自己进行数字模块的设计。教学内容包括：数码管译码器，多位多选一数据选择器，BCD编码器，分频器，BCD码计数器等。教学方法：老师讲解设计目标，进行设计任务分解，设计原理分析，然后学生进行代码编写和设计验证；为了降低设计难度，逐步培养学生的设计能力，可以采用关键代码行填空，代码段填空，直到完全独立编写的方法。每次课，都需要留出时间给学生讲解答案，分析代码，并要求每个学生最终完成设计。

2.4综合训练项目教学

教学目标：培养学生使用自上而下的方法进行数字系统设计的能力。教学内容：计数器与数码管译码器综合设计，数码管扫描器的设计，频率计的设计，电子时钟的设计，ADC转换器读写时序设计，串行通信接口模块的设计等，具体教学内容可以依据实际教学课时和教学进度进行适当增减。教学方法：老师讲解设计目标，把设计分解成不同的内部模块，并画出方框图，讲解各个内部模块之间的信号连接。然后，要求学生进行代码的设计。为了降低设计难度，对于部分核心代码可以给出参考代码，或者给出参考资料和参考教材，让学生自学。此阶段难度较大，因此，教学需要扩展到课后。笔者教学中，采用了这次课布置任务，讲解设计原理，下次课检查学生的设计结果的方法。这样学生就可以利用两次课中间的空余时间完成练习。老师在检查完结果后，公布参考代码，并且演示，然后学生根据参考代码，查漏补缺。

3过程考核

3.1过程考核总体概述

分阶段教学的模式，从第二个阶段开始，每个阶段都使用到上一个阶段的知识和技能，同时又是下一个阶段学习的基础，所以学生在每个阶段的学习都非常重要。地方性本科院校的学生，其学习主动性和自觉性较差，仅就教学进行改革，则大部分学生都无法达成教学目标。通过课程考核是学生获得学位的必要条件，因此充分利用考核督促学生学习是一个很有效的方法。在传统的教学中，使用期末考试进行一次性考核。从以往的经验看，学生常依靠前突击应对考试，不利于督促学生平时的学习。尤其本课程的阶段依赖性决定期末考试的方式不适合用来进行本课程的考核。

因此，笔者在每个阶段教学结束后都进行考试，四个阶段共有四次考试，这四次考试分散在整个学期的不同时间进行，是对学生学习过程的深入考核，简称为过程考核。又由于学生个体差异，阶段考试也会出现不及格的现象。不及格意味着该生这个阶段学习离目标太远，不能直接开展后续阶段的学习，因此学生需要通过自学，重修这个阶段的内容，然后参加补考，补考通过才能进行下一个阶段的学习。教学和考核的进行过程如图1所示。

3.2各个阶段考试内容及考试方法

3.2.1软件操作考试

考试要求：此阶段主要考试学生对于QuartuslI软件操作的掌握程度。要求学生在不翻阅教材、实验指导书的前提下，能够顺利完成工程创建，电路图绘制（电路图通过试卷提供），全程编译，仿真验证，和实验箱验证。考试内容和形式：考试在机房进行，一人一机，考试时间为一个小时；考试内容为教学过程中讲解过的示例和练习过的数字电路基础模块内部结构图，教师选取4-5个图写在一张试卷上作为题目，学生随机抽取一个题目进行现场考试。考试成绩的评定：老师在学生每完成一个步骤后进行检查，根据学生完成的速度和质量给出该步骤得分，最后加总所有步骤得分计算出总分。

3.2.2 VerilogHDL语法考试

考试要求：要求学生掌握VerilogHDL的基本语法，正确的编写VerilogHDL语句，能够发现和改正语法错误，正确使用运算符。考试内容及形式：考试使用传统的闭卷考试的方式，在教室进行，学生间隔坐好，老师监考，考试时间为一个小时。试卷内容由老师灵活设置，只要完成考试要求即可。试题类型可以为填空题，选择题或者是改错题等，但是不建议设置编程题。考试成绩的评定：考试结束后，教师改卷给出成绩。

3.2.3基本数字模块考试

考试要求：此阶段要求学生掌握基本数字电路模块的作用及原理，具备运用VefilogHDL语言设计基本数字模块的能力。考试内容及形式：考试在实验室进行，每人一台电脑一个实验箱，考试时间一个小时；老师从本阶段教学中讲解过的数字模块抽取4-5个制成试卷，学生随机抽取一道题，现场编程设计，仿真验证，并且使用实验箱验证，每完成一步，老师当场检查，根据完成情况给出该步骤得分。考试成绩评定：考试结束后，老师收集学生试卷，根据学生每个步骤得分统计出此阶段考试的总分。