一种基于迟滞比较器的锯齿波产生电路

魏荷坪+孙江+陈向东

摘 要： 介绍一种基于TSMC 0.18 μm工艺设计的锯齿波产生电路。传统锯齿波产生电路通常以比较器为核心结构，采用恒流源充放电技术实现。为了获得更快的响应速度，设计了一款利用内部正反馈原理实现的迟滞比较器来取代传统比较器，同时改进架构，得到一种对电源电压变化不敏感，具有较高频率的锯齿波产生电路。最终通过HSpice对电路进行了仿真验证，在常温下锯齿波的频率大约为7.5 MHz；同时当电源电压在2.5～4.5 V内变化时，锯齿波的频率变化不超过0.12 MHz。

关键词： 锯齿波； 迟滞比较器； 正反馈； 恒流源； 快速响应； 仿真验证

中图分类号： TN423?34 文献标识码： A 文章编号： 1004?373X（2018）04?0070?05

Abstract： A sawtooth wave generation circuit designed with TSMC 0.18 μm process is introduced. The traditional sawtooth wave generation circuit often takes the comparator as its core structure and is realized with the constant current source charging?discharging technology. To obtain faster response， a hysteresis comparator based on the internal positive feedback principle is designed to take place of the traditional comparator. The architecture is improved to obtain a high frequency sawtooth wave generation circuit insensitive to power supply voltage changes. The circuit was simulated and verified by HSPICE. The results show that the frequency of sawtooth wave at room temperature is about 7.5 MHz， and the frequency change is not more than 0.12 MHz when the power supply voltage changes from 2.5 V to 4.5 V.

Keywords： sawtooth wave； hysteresis comparator； positive feedback； constant current source； quick response； simulation verification

在现代产品中，PWM信号产生电路广泛地应用于开关电源、马达驱动和LED驱动电路中[1]。而锯齿波产生电路作为PWM信号产生电路的前级电路，大范围地应用于现代产品解决方案中，整个电路的性能强烈地依赖于锯齿波发生器的电路性能。在传统的解决方案中，采用普通比较器和带隙基准源产生对电源电压变化和温度变化不敏感的锯齿波。由于受制普通比较器响应时间的限制，较高频率锯齿波的产生成为设计难点。同时设计基准电压源需要占用较大芯片面积，从而不可避免地导致芯片成本的上升。因此设计一种简洁、具有较高频率，对电源电压和温度变化不敏感的锯齿波产生电路已经迫在眉睫。本文将分析锯齿波产生电路的设计原理和基于TSMC 0.18 μm工艺的具体电路实现。

1 锯齿波产生的原理及其改进结构

1.1 传统锯齿波产生电路

如图1所示的传统锯齿波产生电路通常分为3个部分：自偏置电流产生电路、比较器和恒流源充放电电路[2]。其中用I1，I2简化表示由自偏置电路产生的电流。

电路的基本原理为：初始时，假设比较器开始输出的低电平使开关S1与S2断开，此时VREF处于高的基准电压VREF1，同时电流源I1对电容CP进行充电导致OSC节点的电压线性上升；当VOSC高于VREF1时比较器输出的高电平使开关S1与S2闭合，此时VREF下降到较低的基准值VREF0，由于开关闭合，电容CP上的电荷通过开关S1进行泄放致使OSC节点的电压快速下降；当VOSC下降到VREF0时比较器输出的低电平又使开关S1与 S2断开，电路回到了初始假定状态；从而通过恒流源对电容充电和电容通过开关的快速放电而在节点OSC处产生出锯齿波。

由此可见如诸如文献[2]所示的锯齿波的频率随着电源电压的变化而变化。还有第二个缺陷：从图1中看出，若对于固定的电源电压，由自偏置电路产生的充电电流与温度有关，即使电源电压固定不变，根据式（5）锯齿波的频率也会随着温度的变化而变化。第三个缺点如文献[1]所示的普通比较器无法获得较快的响应速度，无法满足较高频的需求，即使能满足较高频率的需求，但却需要较大的偏置电流，这违背了如今电路低功耗的发展趋势。

1.2 改进的锯齿波产生电路

为了克服第1.1节所述的传统锯齿波电路的缺点，图2显示了一种锯齿波产生电路的改进方案。

根据式（8）可知，不同频率的锯齿波可以通过设计不同的K值来获得。若使用普通比较器来充当电路中的比较器结构，在较高频时，由于比较器的响应时间慢，锯齿波的线性度会大大降低。因此设计一款迟滞比较器，利用比较器的内部正反馈获得了较快的响应速度，同时利用比较器的迟滞量能有效避免锯齿波线性度的损失[3?4]。

2 电路单元模块的设计endprint

2.1 偏置电路的原理

锯齿波产生电路需要偏置电路为其提供偏置电流，图3显示一种产生负温度系数电流的自偏置结构[5]。

在常温300 K时VEB1温度系数为-2.2 mV/℃，于是根据式（10）可知，负温度系数的偏置电流的产生可以通过在工艺库中选择具有正温度系数的电阻来获得[5]。然而此电路存在两个兼并点：原点和期望的工作点。因此，需要由Q2，M8，M9，M10，R2，R3组成的启动电路来完成电路的启动。在电源上电时，M10的栅极电压随着电源电压抬升最终使M10导通，电源通过M10向M6的栅极注入电荷，抬升M6栅极的电压，使电路远离为零的兼并点。

同时在电路稳定时，启动电路使M10的栅源电压小于其阈值电压，导致M10截止，所以电路的正常工作不受影响。M2分别与M3，M4，M5互为电流镜，镜像电流Icharge，Idivide和Ibias分别用作电容CP的充电电流、电阻分压电流和迟滞比较器的偏置电流。

2.2 迟滞比较器的工作原理

遲滞比较器的设计可通过外部和内部正反馈来实现，本文提出如图4所示的利用内部正反馈原理来实现迟滞的电路结构[6?7]。其中M1与M2构成差分对管，信号从M1和M2的栅极输入。此电路存在两种反馈路径，通过M1与M2的共源节点的串联电流负反馈为第一条，M5与M6栅级与漏级互连构成的并联电压正反馈为第二条。

由于两种反馈机制的存在，比较器迟滞的发生依赖于正反馈系数大于负反馈系数，即满足[β6β7>1]时，迟滞将会出现（β6，β7别为M6，M7的宽长比比值）[5]。需要特别说明的是M5与M6构成的串联电压正反馈，能够在比较器的输入信号与基准电压比较时，加速第一级的输出节点[VO1]与[VO2]的电压的上升或下降[3?4]。因此，在偏置相同的情况下，此电路将比普通比较器有更高的速度。迟滞比较器的延迟分析如图5所示。

以下分析将推导有迟滞的转折点方程。如图6所示，当Vp的输入远低于Vn时，M1导通，M2截止，因此M6与M7将导通，M5与M8将截止，此时电流M4的漏级电流全部流过M1和M7。因此[VO1]是高电平，[VO2]是低电平。随着Vp不断向Vn靠近，M2的电流不断增加，比较器翻转发生在M2与M6的漏级电流相等时。

2.3 整体电路的设计

在完成各个电路模块设计之后，图8所示给出了锯齿波产生电路的整体结构。该电路主要分成了三个电路模块。自偏置结构及其启动电路为其他模块提供偏置电流与偏置：恒流源充电电路和电阻分压电路完成CP电容的充放电，由此在节点OSC处产生出锯齿波：迟滞比较器作为电路的核心结构比较输入信号的差值产生输出信号，并将它反馈回恒流源充电和电阻分压电路，借此完成VREF高低电平的转换和CP电容充放电的控制。正如第二章说叙述的，此锯齿波的频率对电源电压变化免疫，同时由于迟滞比较器引入的迟滞量和较快的速度，保证了锯齿波高频时良好的线性度。

3 电路仿真分析

3.1 电源电压变化对锯齿频率的影响

如图9所示，在典型模型下T=300 K时，电源电压从2.5 V变化到4.5 V，步长为0.1 V。观察到锯齿波频率随着电源电压的增加在7.65 MHz与7.77 MHz之间变化，而传统结构产生的锯齿波的频率在几百kHz内变化，可看出此结构产生的的锯齿波的频率有了较大提升。

3.2 不同温度下的仿真结果

在3 V的电源电压下，对锯齿波温度特性进行了仿真分析。通过仿真观察到随着温度的升高锯齿波的频率从8.08 MHz下降到6.89 MHz。这可能是由于电阻和电容的非理想效应造成的，同时还可能是由于沟道长度调制效应导致充电电流与分压电流不是绝对的成比例关系。

不同温度下的锯齿波频率具体记录数据如表1所示。

4 结 论

本文在传统的锯齿产生电路的基础上基于TSMC 0.18 μm CMOS工艺设计了一种适合较高频应用的锯齿波产生电路。重点研究了如何对传统锯齿波电路的改进使它的频率对电源电压不敏感；同时为了使锯齿波获得较高的频率，设计了一种迟滞比较器，利用内部正反馈原理和比较器的迟滞量，获得了较高频率和线性度良好的锯齿波。最后通过HSpice仿真验证了设计构想，得到一种可在2～5 V电源电压下工作频率约为7.5 MHz的锯齿波。

注：本文通讯作者为孙江。

参考文献

[1] 周前能，王黎，李红娟，等.一种适用于DC?DC开关电源的锯齿波振荡器设计[J].重庆邮电大学学报，2013，25（4）：432?436.

ZHOU Qianneng， WANG Li， LI Hongjuan， et al. A design of sawtooth wave oscillator suitable for DC?DC switching power supply [J]. Journal of Chongqing University of Posts and Telecommunications， 2013， 25（4）： 432?436.

[2] 马田华，蒋国平，王利.一种CMOS锯齿波振荡电路的设计[J].电子质量，2004（11）：64?65.

MA Tianhua， JIANG Guoping， WANG Li. Design of a CMOS sawtooth?wave oscillator circuit [J]. Electronics quality， 2004（11）： 64?65.

[3] ZHANG F， YANG Z， FENG W， et al. A high speed CMOS transmitter and rail?to?rail receiver [C]// Proceedings of IEEE International Symposium on Electronic Design， Test and Applications. Hong Kong： IEEE， 2008： 67?70.endprint

[4] LEE S M， SONG T， CHO C， et al. Enhanced input range dynamic comparator for pipeline analogue?to?digital converter [J]. Electronics letters， 2009， 45（14） ： 728?730.

[5] DWIBEDY D， ALAPATI S， PATRI S， et al. Fully on chip low dropout （LDO） voltage regulator with improved transient response [C]// Proceedings of 2014 IEEE Region 10 Conference. Bangkok： IEEE， 2014： 1?5.

[6] LIN T， WANG M， GU W， et al. A wide?range and high?precision real?time calibration for dynamic comparator [C]// Proceedings of IEEE International Conference on Solid?State & Integrated Circuit Technology. Xian： IEEE， 2012： 1?3.

[7] LIN Y， DORIS K， HEGT H， et al. A dynamic latched comparator for low supply voltages down to 0.45 V in 65 nm CMOS [C]// Proceedings of IEEE International Symposium on Circuit and Systems. Seoul： IEEE， 2012： 2737?2740.

[8] MAN T Y， MOK P K T， CHAN M. A high slew?rate push?pull output amplifier for low?quiescent current low?dropout regulators with transient?response improvement [J]. IEEE transactions on circuits & systems ii express briefs， 2007， 54（9）： 755?759.

[9] ZHAN C， KI W H. Output?capacitor?free adaptively biased low?dropout regulators [J]. Electron devices & solid?state circuits， 2011， 57（5）： 1?4.

[10] WANG J P， JIANG J G， ZHOU X F. Less occupied and ultra?low noise LDO design [J]. Analog integrated circuits and signal processing， 2014， 81（2）： 453?459.endprint