基于Zedboard的软件无线电设计与实现

曹文继 白奉强 喻娜

【摘 要】随着无线通信的发展，在军用和航空航天领域出现了不同层次的应用，本文提出的基于Zedboard的软件无线电设计方案应用于卫星通信中，采用网络Tcp/ip通信协议完成数据源的采集，为保证数字信息的正确性以及抗干扰能力更强，本文采用QPSK调制方式，并通过插值，成型滤波完成基带的处理，最终采用AD9361这种基于零中频架构的射频收发芯片，极大的简化了设计，完成了数字基带的上变频。

【关键词】网络通信；QPSK调制；成型滤波；AD9361

中图分类号： TN92 文献标识码： A 文章编号： 2095-2457（2018）32-0001-004

DOI：10.19694/j.cnki.issn2095-2457.2018.32.001

【Abstract】With the development of wireless communication， different levels of applications have appeared in the military and aerospace fields. The Zedboard-based software radio design proposed in this paper is applied to satellite communication， and the data source is collected by the network Tcp/ip communication protocol. In order to ensure the correctness of digital information and anti-interference ability， this paper adopts QPSK modulation method， and completes the processing of baseband by interpolation and shaping filtering. Finally， the AD9361 RF transceiver chip based on zero-IF architecture is greatly simplified. The design completed the up-conversion of the digital baseband.

【Key words】Network communication； QPSK modulation； Shaping filtering； AD9361

0 引言

目前，随着软件无线电设计的发展，无线通信技术应用在雷达及卫星通信上也越来越多，但是各种不同且不兼容的无线电设计方案逐渐呈现出一些严重的问题，譬如频谱利用率低，功耗高、抗干扰能力差，发射功率大，成本较高，这些问题的存在导致设计方案越来越复杂，不易实现。本设计采用基于Zedboard的软件电方案，使得集成度大大提高，有效降低了功耗，采用网络通信协议，使得数据传输的速率极大提高，并采用QPSK调制方式，使抗干扰能力极大增强，最后采用零中频架构的无线收发芯片AD9361，最大可達到56M的模拟带宽，支持70M-6G的射频频段，它也能够提供更好的性能比如灵敏度、动态范围、处理速度和精确度等，只需要相对较少的操作就可以实现非常精确的数字信号采集和处理，极大地提高了开发效率和周期。

1 整体设计方案

基于Zedboard的软件无线电设计主要包括信号源模块，网口模块、编码模块、调制模块、插值模块、成型滤波以及上采样模块、以及最终的射频调制模块。整体设计方案如图1所示

由以上示意图1可知，首先卫星数据采集模块完成对信号源的采集，通过网络通信协议TCP/IP协议并利用网口将数据通过DMA传到内存DDR中进行数据的缓存，在Zedboard中完成对数据的基带处理，包括编码，QPSK的调制，同时为了降低码间干扰，再发射端采用根升余弦滤波器进行成型滤波，并且在基带做了上采样来匹配射频芯片AD9361的接口速率，最终将射频芯片的本振设置在2.4G，将基带数据进行射频调制，利用天线将信号发送出去。

2 硬件设计方案

2.1 Zedboard模块设计

如上图2所示，Zedboard模块包含两片DDR3，存储容量可达到512M，并且包含一片可编程的FPGA逻辑芯片。由于在AD936X里面有1千多个寄存器，这个寄存器完全用手动去配置是很耗时或者很容易出错的。所以在Zedboard中可通过操作系统调用FPGA的I/O实现寄存器的配置。也可以通过I/O去优化前面的RF部分。最后加上赛灵思的开发工具以及相关的IP，可以极大的简化工程师系统的设计，降低难度。”

2.2 AD9361模块设计

如上图3所示，AD9361内部集成12位DAC和ADC的RF2×2收发器，频段可达到70 MHz至6.0 GHz，同时可支持LVDS模式和CMOS模式， 并且可通过SPI接口在软件端对AD9361内部的寄存器进行配置，具有极大的灵活性，有效的提高了工程的效率，可广泛的应用在点对点通信系统，微蜂窝基站，通用无线电系统中。

2.3 串口模块设计

如下图4所示，串口模块经3.3V电压供电，通过芯片CY7C64225将USB接口转换为串口，串口模块可用于信息的打印，如寄存器配置信息，AD9361初始化是否成功，以及软件程序的单步调试等，有利于系统的稳定性。

3 软件设计方案

由上图5可知，整个软件部分的设计分为软件驱动PS部分和逻辑驱动PL部分，在软件驱动PS部分主要负责利用TCP/IP协议完成数据的采集，传输，以及通过SPI协议完成AD9361的配置等操作，在软件驱动PL部分主要负责完成基带数据的编码，调制、成型滤波、上采样匹配接口速率等操作，实现最终的数据模拟调制，通过2.4G的频率发射出去。

3.1 TCP/IP通信协议传输设计

如上图6所示，整个TCP/IP数据传输方案的设计包含上电初始化Zedboard的硬件MAC地址和IP地址，执行中断初始化函数、设置传输超时标志、设置主机IP地址、默认网关、子网掩码、初始化LWIP协议栈，通过3次握手建立通信连接，最终实现数据的收发。

具体实现为：首先利用网络串口调试助手通过PC下发数据，数据由网口送到DDR中，然后DMA将DDR中的数据读出写入FIFO，再将FIFO中的数据通过DMA送入到DDR中，最后按照TCP协议送回到PC，通过观察比较网络串口调试助手数据的收发，以及内存数据的存取来判断回环测试是否正确。

3.2 QPSK调制方式设计

由上图7可知，在硬件上电初始化成功之后，开始接收由网口传输过来的比特流数据，并将比特流数据进行串并转换，形成I/Q两路正交数据，完成星座点的映射，最后为了减小码间干扰，提高频谱利用率，利用根升余弦滤波器进行成型滤波，完成整个QPSK调制方案的设计。

3.3 射频调制方案设计

由上图8可以看出，整个射频分为GPIO的初始化，SPI接口的初始化、AD9361射频芯片的初始化配置、发射和接收滤波器的设置、以及DAC的参数配置。首先通过ARM初始化GPIO，设置它的输入输出方向，高低电平，来实现配置AD9361的复位的功能。然后通过ARM按照SPI接口协议配置AD9361内部的1000多个寄存器，使AD9361根据我们具体的需求正常工作，同时配置AD9361内部的滤波器，使设计的性能参数更好，最后完成DAC参数的配置，将调制后的数据变频到2.4G，最终通过天线发射出去。

4 实际结果分析

4.1 TCP/IP网络通信传输协议设计结果分析

通过上图9，图10的对比我们可以得出，如图10所示PC通过网络串口调试助手向DMA连续发送数据68 74 74 70 3A 2F 2F 77......等数据，最终DMA通过中断函数，将数据写回DDR中，如图11所示，DDR收到的数据（68 74 74 70 3A 2F 2F 77.....）分别存储在以0X0110000为起始地址的内存空间中，同时我们可以在图10中看到，我们将内存DDR中的数据重新发回PC，PC也正确接收，由此可以得出我们以TCP/IP协议为标准进行的网络数据通信传输能实现正确的收发，功能正确。

4.2 QPSK调制设计结果分析

通过上图11，图12我们可以得出，网口送出的比特数据经过串并转换之后，分别得到I/Q两路数据，但是I/Q两路数据分别是方波，这样会造成频谱无限，形成码间干扰，所以经过一级成型滤波之后，方波变得平滑，这样在频域上相当于给信号加窗，有利于减少码间干扰。

4.3 射频调制设计结果分析

我们在射频调制方案设计中通过对Zedboard的GPIO，AD9361的SPI接口、以及AD9361的1000多个寄存器的配置，最终我们将频点设置在2.4G，带宽设为在30.72M，以及发射功率设置在-10db附近，通过上图13可以看出，各项指标均满足设计需求。

5 结论

本设计基于Zedboard来实现软件无线电技术，有效降低了功耗，并且采用网络通信协议，增强了数据的可靠性，并采用QPSK調制方式，使抗干扰能力极大增强，最后采用零中频架构的无线收发芯片AD9361，内部集成了上下变频的锁相环，有效的提高了系统的集成度，同时只需要ARM端对寄存器进行配置，就可以实现非常精确的数字信号采集和处理，极大地提高了开发效率和周期。

【参考文献】

[1]一种基于频率校正的BPSK信号高精度载频估计算法[J].易辉，侯孝民，吴涛.现代电子技术.2015（22）.

[2]软件接收机中QPSK信号同步器的设计与实现[J].马涛，雷洪利，向新，王锋，孙晔.计算机工程与设计.2015（09）.

[3]一种零中频直接序列扩频数字接收技术[J].江斌，徐建良.电子设计工程.2015（16）.

[4]基于FPGA的新型全数字锁相环的设计与实现[D].王华军.电子科技大学，2015.

[5]基于FPGA的全数字锁相环电机调速系统研究[D].吴志兵.哈尔滨工业大学，2013.

[6]基于软件无线电的通用位同步器研究与实现[D].林竹.北京化工大学，2013.

[7]基于FPGA的全数字锁相环的设计与实现[D].帅旗.大连理工大学，2013.