65 nm体硅工艺NMOS中单粒子多瞬态效应的研究

梁永生，吴 郁，郑宏超，李 哲

(1.北京工业大学 信息学部，北京 100124；2.北京微电子技术研究所，北京 100076)

65 nm体硅工艺NMOS中单粒子多瞬态效应的研究

梁永生1，吴 郁1，郑宏超2，李 哲2

(1.北京工业大学 信息学部，北京 100124；2.北京微电子技术研究所，北京 100076)

针对NMOS场效应晶体管由重离子辐射诱导发生的单粒子多瞬态现象，参考65 nm体硅CMOS的单粒子瞬态效应的试验数据，采用TCAD仿真手段，搭建了65 nm体硅NMOS晶体管的TCAD模型，并进一步对无加固结构、保护环结构、保护漏结构以及保护环加保护漏结构的抗单粒子瞬态效应的机理和能力进行仿真分析。结果表明，NMOS器件的源结和保护环结构的抗单粒子多瞬态效应的效果更加明显。

单粒子效应；单粒子瞬态；电荷共享；抗辐射

在空间辐射环境中集成电路会受到各种宇宙射线和粒子的辐射，其中单粒子效应作为破坏较为显著的一种辐射效应，逐渐引起人们的重视[1-4]。随着集成电路工艺尺寸的缩小，电路中的器件密度及其元胞密度不断提高，致使单个粒子辐射的作用范围能够覆盖到多个器件，进而造成电路中多个节点产生电荷收集效应，在电路中产生多个电流瞬态和电压扰动，这便是单粒子辐射电荷共享造成的单粒子瞬态效应。如果电路中的多个单粒子瞬态脉冲都能够在电路中传播、捕获，则会造成电路失效。研究表明，单粒子电荷共享现象从200 nm尺寸的集成电路中就开始出现[2]，随着集成电路工艺尺寸的减小，该效应的影响进一步加剧。

对于CMOS工艺中的PMOS和NMOS的单粒子瞬态效应，其产生机理和恢复过程有所不同。PMOS发生单粒子瞬态时，其加固技术要求对其中发生的寄生双极晶体管的放大效应进行抑制，研究表明保护环结构对PMOS的单粒子瞬态的恢复效果显著[5-7]；而NMOS(P型衬底双阱工艺)发生单粒子瞬态时，基本不存在寄生双极晶体管放大效应，因此其加固技术要求更快的排除器件内部积累的电荷[8-10]。目前较常用的抗辐射加固手段(如保护环、保护漏等)对NMOS中单粒子电荷共享下的单粒子瞬态也有不同的表现[8]。但是，目前国内外鲜有针对NMOS中单粒子瞬态效应加固结构进行系统的研究和对比的相关报道。

本文依据一组65 nm无加固结构的CMOS反相器链的重粒子瞬态试验数据建立模型，利用Synopsys Sentaurus TCAD软件观察和分析不同抗辐射结构的器件在发生单粒子瞬态效应时的内部电荷分布、电势分布以及器件外部端口的电流，以确定抗辐射加固结构的作用机理和抗单粒子瞬态效应的能力。

1 重粒子宽束辐照试验及数据处理

研究中，针对一款国产65 nm双阱工艺的多级反相器链进行重粒子宽束辐照实验，片上集成了单粒子瞬态脉冲宽度检测电路。利用该脉冲检测电路在辐照时能够输出与单粒子瞬态脉冲宽度有关的二进制序列，通过对该二进制数据进行分析从而获得电路发生单粒子瞬态时产生的脉冲宽度。

图1 65 nm标准结构反相器链Kr+氪粒子重粒子宽束辐照试验单粒子瞬态脉冲分布直方图及分布拟合曲线

图1为65 nm反相器链单粒子瞬态脉冲脉冲宽度的分布图，所用辐照条件为Kr+氪粒子宽束，粒子束流照射方向垂直于芯片硅面，环境温度为室温，LET值为37.6 MeV·cm2/mg。由于脉冲检测电路的工作原理限制，试验所得到的单粒子瞬态脉宽记录都为57 ps的倍数，因此<57 ps的脉冲是无法检测到的。根据数学分析软件的拟合可知脉冲宽度数据服从正态分布，其平均值为267.8 ps，标准差为38.9 ps，拟合分布的R2为0.94。

2 仿真模型的建立

参考重粒子宽束辐照试验电路的电路版图，进而利用Sentaurus TCAD软件完成65 nm体硅NMOS标准结构(即无加固结构，Standard，STD)仿真模型的器件搭建以及同一芯片厂65 nm工艺SPICE模型的校准。以STD结构为参照，本文系统的研究和对比了3种加固结构的抗单粒子瞬态效应的能力，分别是保护环结构(Guard Ring，GR)[6]、保护漏结构(Guard Drain，GD)[10-11]保护环加保护漏结构(GR+GD)，图2是标准结构及3种抗单粒子瞬态效应加固结构的示意图。

图2 NMOS模型的标准结构和3种加固结构的示意图

单粒子电荷共享效应的仿真需要在TCAD模型中同时包含至少两个NMOS器件，并且采用混合仿真的方式进行，即采用TCAD模型结合SPICE模型组成电路的进行仿真，电路为22级反相器串联的反相器链，同时在第1级和第21级的反相器中用TCAD模型的NMOS替换SPICE模型的NMOS。重粒子的注入由TCAD软件提供的一个半经验模型来完成，需要参考试验中粒子特征及能量设置注入粒子积淀电荷轨迹的长度Length、电荷分布(高斯分布)的特征半径wt_hi、注入位置Location、方向Direction、LET_f值(单位长度上积淀的电荷量，在数值上等于LET值的0.01倍)。

表1 仿真重离子模型参数设定

本研究仿真模拟了一个电荷共享的情况，TCAD模型中包含了两个NMOS，两个NMOS之间间隔0.49 μm，粒子从其中一个NMOS漏极的位置进入，与硅平面法线方向成60°角，达到另一个NMOS的下方，以产生单粒子双瞬态脉冲。其中位于粒子入射处的器件为主器件(Primary Device)，主器件替代末级反相器的NMOS，另一个则为从器件(Secondary Device)，从器件替代首级反相器的NMOS。

图3 仿真中重粒子注入示意图

3 仿真结果

图4所示的单粒子双瞬态脉冲波形提取自反相器链最末级，在该级反相器上有两个瞬态脉冲，两个脉冲之间的时间间隔源于主器件节点与从器件节点之间信号传输的延迟。其中第一个较短的瞬态脉冲是该级反相器中NMOS(图4中的主器件)受到重离子轰击产生的单粒子瞬态脉冲(对应图5中的Primary Device SET，PDSET)。另一个较长的瞬态脉冲是首级反相器中NMOS(图4中的从器件)所产生的单粒子瞬态脉冲(对应图5中的Secondary Device SET，SDSET)。

图4 4种不同结构反相器链第22级产生的电压脉冲波形

图5 4种NMOS结构的反相器链在重粒子轰击后产生的SET脉冲宽度

在提取到的单粒子瞬态波形中，4种结构的PDSET差异不大，GR、GD、GR+GD结构的PDSET分别较STD结构仅缩短了0.7%、8.9%、12.4%。但SDSET有很大的差异，4种结构(依次为STD、GR、GD、GR+GD)产生的SDSET脉冲宽度分别为197.2 ps、144.3 ps、152.5 ps、124.7 ps，其中GR、GD、GR+GD较STD结构的瞬态脉冲宽度分别缩短了26.8%、22.6%、36.7%。根据图5的数据初步得到结论：首先GR结构对SDSET有恢复作用，而对于PDSET，其恢复作用不明显；其次GD结构对PDSET和SDSET都有恢复作用，且SDSET的恢复效果优于PDSET；当采用GR加GD结构时，瞬态脉冲的宽度最小，其恢复效果最好。

4 分析与讨论

针对各个结构产生的不同SDSET，需要做一些讨论，为此必须先解释NMOS器件对粒子积淀电荷收集的机理[12]。体硅CMOS工艺下的NMOS对重粒子积淀电荷的收集分作3个部分：(1)漏结的电荷收集；(2)MOS晶体管沟道开通产生的电荷收集；(3)源结的电荷收集[15]。在从器件发生单粒子电荷共享效应时，重粒子积淀电荷位于器件下方，电荷附加的电导调制使得从器件体区的发生变化，同时相邻节点NMOS的电荷收集也会影响从器件的电荷收集过程，而当(1)和(2)过程受到影响时，SDSET的脉冲宽度就会变化。

首先在(1)过程中，体区的电势变化使得漏结的偏置发生变化，体区电势上升越大，漏结偏置变得越小，输出节点电容放电的速度会相对更慢一些，因此瞬时电流尖峰的峰值也会更小一些。另外，漏结电荷收集的电流小于PMOS开通时的电流，输出节点的电压就会开始恢复[13]。电荷量决定了漏结电荷收集过程的电流平台时间。在GD结构中，保护漏PN结为其所在NMOS邻近的漏结承担了部分电荷的收集，加速了输出节点的电压恢复。

在单粒子电荷共享过程中，器件体区内的大量载流子附加的电导调制使得体区电势分布发生变化。如图6所示，GD和STD结构中，体区的电势都有大幅上升，而通过观察这两个结构的源极电流可以发现体区的电势变化使得NMOS沟道短暂的开启，而在GR和GR+GD两个结构中表现得不明显。体区电势的抬升在CMOS电路中可能还会引发闩锁效应[14]，在包含保护环结构的器件中，体区电势抬升不显著或者有所下降，因此能有效避免闩锁的发生。

而(3)过程虽然是源结对电荷的收集过程，其作用类似于一个光电二极管，PN结附近的电荷在内建电场的作用下被抽取[15]，通过源极-GND(ground)-阱电极回路形成电流，但是对输出节点的电压恢复并没有直接影响，而这个过程对器件下方电荷的排除起到了重要的作用，特别是在单粒子电荷共享条件下。从图7中可以看到，在粒子轰击后100 ps的时间段中从器件的源极中有个相当大的电流通过，通过电流方向和载流子类型分析，确定为电子抽取电流，载流子的抽取加速了NMOS体区内重粒子积淀电荷的排除，也减少了邻近节点漏结可收集的电荷量。在GR结构中，阱电极的面积相比STD结构更大，同时与NMOS源区更近，从而使得源极-GND-阱电极回路中的电阻更小，能够通过更大的电流，而这就是在GR结构中SDSET脉冲宽度相比STD结构要短很多的原因。

图6 在重粒子轰击后NMOS中漏结下方的体区电势变化

图7 4种结构NMOS从器件发生单粒子效应后的源极和漏极的电流曲线(左)以及保护漏电荷收集量曲线(右)

通过对以上4种NMOS版图设计结构的单粒子电荷共享单粒子瞬态的仿真研究分析可知，单粒子电荷共享引起SDSET的关键在于从器件漏结下方区域的重粒子积淀电荷。在两个并排的NMOS之间，主器件的源结电荷收集能够间接的减少从器件漏结下方区域的电荷，从而加速了对SDSET的恢复。而GD结构中，保护漏结构直接为漏结承担部分的电荷收集也减少了器件漏结下方区域的电荷。当GR结构和GD结构结合的时候，GR结构为保护漏到阱电极的电荷收集通道减小了电阻，提高了GD结构中保护漏的电荷收集量，同时加速了PDSET和SDSET的恢复。

5 结束语

通过仿真的研究发现，在两个并排的NMOS发生单粒子电荷共享时，主器件源极的电荷收集能够有效的恢复单粒子电荷共享的单粒子瞬态中从器件单粒子瞬态，而更大的保护环(阱电极)面积和更小的保护环到源极间距能够增强源结电荷收集的作用。保护环与保护漏结构的结合则能够有效的降低单粒子电荷共享的单粒子瞬态的总脉冲宽度，同时保护环的存在可以抑制单粒子电荷共享发生时从器件体区电势的抬升，避免单粒子瞬态发展成为单粒子闩锁。

[1] 孙野,房志刚,陈晖照,等.单粒子效应加固及仿真验证技术研究[J].电子科技,2013,26(11): 89-92.

[2] Amusan A O,Witulski F A.Charge collection and charge sharing in a 130 nm CMOS technology [J]. IEEE Transactions on Nuclear Science, 2006,53(6):3253-3258.

[3] 陈晓东,杜磊,庄弈琪,等.CMOS反相器辐射加固电路设计[J].电子科技,2009,22(4):25-28.

[4] Amusan A O,Massengill W L.Design techniques to reduce SET pulse widths in deep-submicron combinational logic[J].IEEE Transactions on Nuclear Science,2007,54(6): 2060-2064.

[5] Olson D B,Amusan A O.Analysis of parasitic PNP bipolar transistor mitigation using well contacts in 130 nm and 90nm CMOS technology[J]. IEEE Transactions on Nuclear Science,2007,54(4): 894-897.

[6] Gaspard J N,Witulski F A.Impact of well structure on single-event well potential modulation in bulk CMOS[J].IEEE Transactions on Nuclear Science,2011,58(6):2614-2620.

[7] 毕津顺,刘刚,罗家俊,等. 22nm工艺超薄体全耗尽绝缘体上硅晶体管单粒子瞬态效应研究[J]. 物理学报, 2013, 62(20):208501-208501.

[8] 卓青青,刘红侠,郝跃. NMOS器件中单粒子瞬态电流收集机制的二维数值分析[J]. 物理学报, 2012, 61(21):218501-218501.

[9] 刘健波,刘远,恩云飞,等.集成电路单粒子瞬态效应与测试方法[J].微电子学,2014,44(1):135-140.

[10] Narasimham B,Gambles W J. Quantifying the effect of guard rings and guard drains in mitigating charge collection and charge spread[J].IEEE Transactions on Nuclear Science, 2008,55(6):3456-3460.

[11] Chen Jianjun, Chen Shuming, He Yibai, et al. Novel layout technique for single-event transient mitigation using dummy transistor[J].IEEE Transactions on Device and Materials Reliability,2013,13(1):177-184.

[12] Dodd E P,Massengill W L.Basic mechanisms and modeling of single-event upset in digital microelectronics[J].IEEE Transactions on Nuclear Science,2003,50(3):3583-602.

[13] Das Gupta S,Witulski F A.Effect of well and substrate potential modulation on single event pulse shape in deep submicron CMOS[J].IEEE Transactions on Nuclear Science,2007,54(6): 2407-2412.

[14] Nicolaidis M.Soft errors in modern electronic systems[M].New York:Springer US Press,2011.

[15] Sze S M,Kowk K Ng.Physics of semiconductor devices[M].New York:John Wiley & Sons, Inc.,2007.

Research on Single Event Multiple Transient Effect in 65 nm Bulk NMOS

LIANG Yongsheng1, WU Yu1, ZHENG Hongchao2, LI Zhe2

(1.Faculty of Information,Beijing University of Technology,Beijing 100124,China; 2.Beijing Microelectronics Technology Institute,Beijing 100076,China)

Aiming to research the single event multiple transient due to single event charge sharing inducing by heavy-ion radiation in NMOSFET (Negative Channel Material-Oxide-Silicon Field Effect Transistor), a 65nm bulk NMOS model based on TCAD (Technology Computer-Aided Design) simulation has been built , where a SPICE model and a set of date about SET pulse width in inverter chain based on 65 nm bulk CMOS(Complementary Metal-Oxide-Semiconductor Transistor) processes are refer to. Due to charge sharing induced via injection of heavy ion, single event multiple transient was observed in the TCAD simulation. During the process of charge sharing, Observation on electrostatic potential distribution inside the device and current on the port of device reveals that source junction of the NMOS and guard ring structure play significant roles on recovery of single event multiple transient.

single event effect; single event transient; charge sharing; radiation harden

2017- 03- 09

国家自然科学基金(61176071)

梁永生(1992-)，男，硕士研究生。研究方向：集成电路抗辐射加固。吴郁(1970-)，男，副研究员。研究方向：功率半导体器件。郑宏超(1983-)，男，高级工程师。研究方向：抗辐照加固验证技术。

TN386

A

1007-7820(2018)01-012-04