基于FPGA配置的AD9361处理器应用方法研究

周星星　翟继强

摘 要：设计基于AD9361的星载通信处理器前期验证系统架构，实现了基于FPGA的AD9361寄存器配置方法，并且通过测试验证了方法的可行性和适用性。

关键词：AD9361；星载处理载荷；FPGA配置

中图分类号：TN927 文献标志码：A 文章编号：2095-2945（2017）36-0006-02

1 概述

隨着通信卫星的发展，对卫星通信的抗干扰和多用户接入能力、卫星星上处理能力以及处理算法提出了更高的要求。为提高产品的市场竞争力，一方面需要提前对处理器协议和算法进行充分验证，在保证产品的性能和可靠性的基础上，缩短研制周期，降低设计风险；另一方面需在较短的时间内对算法进行更改验证，以满足用户日趋复杂的需求，降低研发成本。

现阶段，大多数软件无线电平台利用离散器件进行搭建，然而其功耗大，系统成本高，需要设计人员有很丰富的硬件设计和射频信号处理经验。目前，星载处理协议变化多样、用户需求不断更新，为了缩短开发周期，降低设计成本，传统的软件无线电设计方案不能够满足要求。ADI公司的AD9361集成射频捷变收发器，具有很强的可编程性和宽带能力，器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，简化了设计的导入。将AD9361应用于星载通信处理有效载荷的设计验证能够满足目前设计变化的需求。

2 AD9361介绍

AD9361为10mm×10mm，144球芯片级封装，球栅阵列（CSP_BGA），它是面向3G和4G基站应用的高性能高集成度的射频（RF）捷变收发器（Agile Transceiver），集成了12位ADC和DAC，支持TDD和FDD[1]。其两个独立的直接转换接收器具有先进的噪声系数和线性度，可实现高调制精度与超低噪音。每个接收器（RX）子系统包括独立的自动增益控制（AGC）、DC偏移校正、正交校正、数字滤波，从而减轻了数字基带的负担。AD9361还具有可以从外部控制的，灵活的手动增益模式（MGC）。每个通道有两个高动态范围ADC，可将接收到的I和Q信号数字化，并通过可配置的抽取滤波器和128抽头有限脉冲响应（FIR）滤波器，产生一个12位的输出信号（采样率可配置）。

主板上的发射（TX）功率监视器可以用作功率检测器，可实现高度精确的发射功率测量。其完全集成的锁相环（PLL）可为所有的接收和发送通道提供低功耗的小数N分频合成。AD9361的核可以直接从一个1.3V稳压器上供电。AD9361主要性能参数如表1所示。

3 基于AD9361的星载处理设备验证方案

将AD9361应用在星载处理设备验证中，主要是针对卫星通信协议和算法进行验证[2]。

如图1所示，基于AD9361的星载处理设备验证方案主要由以下几部分组成：通用基带处理板、AD9361子板、误码仪、信号源、频谱仪、示波器、直流稳压电源和计算机。通用基带处理板包含两个FPGA，完成AD9361的配置和协议算法的处理；AD9361完成射频信号收发、通道变频、AD/DA及部分数字抽取/差值滤波功能；误码仪完成上行接收信号的误码测试，与通用基带处理板连接，对上行接收算法性能进行测试。

4 FPGA配置方案设计

4.1 AD9361配置流程

AD9361的使用包括三部分：寄存器配置、配置状态检查和工作状态。其中，寄存器配置根据实际的应用场景对其寄存器进行配置，涉及部分寄存器配置后的延迟及多次配置；配置状态检查通过读取寄存器的值检查配置是否正确；工作状态是完成配置后器件进入正式工作状态，完成实际信号的收发处理。AD9361的配置寄存器通常包括以下几部分[3]：

（1）通用配置寄存器：包括芯片级的配置、时钟控制配置、并行数据接口配置、输出控制、参考时钟配置、数字IO配置、基带锁相环（BBPLL）配置、掉电控制和溢出控制等。

（2）发射（Tx）配置寄存器：包括Tx可编程FIR滤波器配置、Tx监控寄存器、Tx功率和衰减控制、Tx正交校准配置、Tx DAC寄存器、Tx基带滤波器BBF配置等。

（3）接收（Rx）配置寄存器：包括Rx可编程FIR滤波器配置、增益控制通用配置、外部LNA增益设置、AGC增益表设置、通用校准寄存器、接收信号强度指示RSSI配置、Rx正交校准配置、LNA寄存器配置、TIA寄存器配置、BBF寄存器配置和ADC寄存器配置。

（4）模拟配置寄存器：包括Rx频率综合器配置、Rx本振通用配置、Tx频率综合器配置、DCXO配置、Tx本振通用配置、数字测试寄存器和DAC测试寄存器配置等。

4.2 方案设计

实际配置时，根据需求对涉及到的寄存器进行配置，其余寄存器使用默认值即可。整个寄存器的配置通常分为以下几个部分，具体见表2。

此外，S12状态为读状态，当所有寄存器都正确配置完成之后，进入S12状态，并且一直处于此状态，直到读状态指示read_int=0为止。

4.3 实现验证

对AD9361寄存器配置用VHDL语言进行实现，并且在FPGA中进行验证，FPGA通过SPI接口完成对AD9361寄存器的配置，通过数据接口P0口和P1口完成信号的输入和输出。当寄存器配置完成后主要检查几个重要寄存器的状态，指示AD9361配置是否完成，主要包括：BBPLL锁定指示（寄存器0x05E（7）=1）、Rx cp校准完成标志（寄存器0x244（5）=1）、Tx cp校准完成标志（寄存器0x284（5）=1）、Rx RFPLL锁定指示（寄存器0x247（1）=1）、Tx RFPLL锁定指示（寄存器0x287（1）=1）。通过chipscope观察AD9361完整配置时的状态，可见各配置寄存器指示正常，如图2所示。

另外还可以通过chipscope对寄存器进行读取从而验证配置是否正确。

5 测试结果

测试配置参数：AD9361内部40MHz参考、接收本振2.1GHz、发射本振1.9GHz、发射信号2.10098GHz、数字输出采样率30Msps、DDR输出、FDD工作模式、AGC工作模式。按照以上参数完成寄存器配置，通过对单音信号进行环回测试。测试时FPGA只完成数字信号的转发，不对信号做再生处理。实际应用还需要完成本振泄漏抑制和IQ不平衡校准算法、信号再生处理及上行误码测试等功能。图3为单音环回测试的结果。

从图中可以看出，发射信号本振抑制为31dB，镜像抑制为25dB，能够满足解调要求，因此AD9361完成从射频到数字基带的信号处理功能，能够完成星载通信处理载荷的验证工作，有效指导单机后期开发。

6 结束语

本文采用基于AD9361的星载通信处理载荷设计验证方法，根据AD9361和星载信号处理设备的特点，通过FPGA对AD9361进行配置，并且设计在FPGA中完成信号处理功能对星载信号体制、协议及算法进行验证。通过试验测试，验证了设计的正确性，能够应用在卫星通信处理类有效载荷的前期验证，能够大大缩短现有卫星有效载荷处理类产品的研制周期和降低研制成本，具有一定的工程应用价值。

参考文献：

[1]姜浩，张治.基于AD9361的软件无线电平台设计与实现[J].电视技术，2015，39（15）.

[2]郜泽.基于AD9361的软件无线电硬件平台设计与实现[D].电子科技大学，2012，2.

[3]范红.基于SOC与AD9361的软件无线电射频收发机[D].东华大学，2015，5.endprint