基于国产FPGA及DAC的任意波形发生器的设计

高野军,武福存

(1.北京航天长征飞行器研究所，北京 100076; 2.北京航天测控技术有限公司，北京 100041)

基于国产FPGA及DAC的任意波形发生器的设计

高野军1,武福存2

(1.北京航天长征飞行器研究所，北京 100076; 2.北京航天测控技术有限公司，北京 100041)

任意波形发生器作为测试测量设备的一种重要仪器，在航空航天的测量与控制技术领域中得到了广泛应用;当前市场成熟任意波形发生器产品多为国外产品或者国内厂商基于国外FPGA和DAC研制的产品;为了打破技术垄断，提高国产任意波形发生器的自主技术保障能力，研制基于国产芯片的任意波形发生器愈发重要;随着国产芯片设计技术提升，国产FPGA和DAC的性能显著提高，并得到了广泛应用;PXI总线作为当前仪器领域的主要总线类型之一，可以满足大部分测试仪器的通讯要求;基于国产FPGA和DAC器件，从硬件设计和软件设计两个方面出发，成功研制了一款采样率为100 MSa/s的 PXI总线任意波形发生器模块，实现了43 MHz信号输出，通过实验测试了模块的功能和性能，完全满足模块指标要求，充分证明了国产芯片在工程设计中的性能特性。

任意波形发生器；国产FPGA；PXI总线；国产高速数模转换器

0 引言

任意波形发生器是一种特殊的信号源，任意波形发生器通过读取查找表的数据样本点，来创建函数波形和任意波形。大多数现代任意波形发生器 采用直接信号合成(DDS)技术，在广泛的频率范围上提供信号。

测控总线是指以组成测量和控制系统为主要目标而开发的总线。自数字计算机问世以来，各种总线标准不断推出，如PC、ISA、PCI总线。PCI 总线支持64位和32位数据总线，其64 位数据地址复用总线能使系统的带宽达到264 MB/s。CPCI总线是PCI 总线在工控领域的扩展，PXI 总线是CPCI 在仪器领域的扩展，它不仅保留了PCI 总线较高的数据吞吐能力，而且采用了坚固的欧洲插卡组装技术。

目前国内外厂商已经研制了很多基于PXI总线的任意波发生器模块[1-4]。测试对象的性能提升及恶劣的测试环境对任意波形发生器的技术要求越来越高，现有的PXI总线任意波发生器大都基于FPGA及DAC进行开发设计。而FPGA产品主要厂商为ALTERA和XILINX，DAC产品的主要厂商为美国的ADI和TI公司，所以目前国产的任意波发生器模块关键芯片严重依赖进口。因此基于国产FPGA和国产DAC芯片开发高性价比任意波发生器模块具有重要意义。

1 任意波形发生器总体设计方案

本论文的主要任务是基于国产FPGA和国产DAC研制采样率为100 MSa/s的单通道任意波形发生器模块。因为基于PXI总线模块化仪器具有严格的电气特性和机械结构特性，本论文主要从以下两个方面进行设计：首先是在硬件结构设计方面，对于尺寸为3U的PXI模块设计，应该要充分考虑它的仪器小型化设计；其次是在软件功能方面，上位机将数据信息和控制命令通过PXI总线传送到下位机进行输出波形，要考虑下位机数字电路部分配合作用[5-8]。任意波形发生器整体结构如图1所示。

图1 任意波形发生器整体结构

1.1 任意波形发生器工作流程

任意波形发生器的主要工作流程：用户通过上位机软件控制PXI模块进行波形、频率、幅值等参数的选择，经由FPGA芯片实现的PXI接口和逻辑控制单元将波形数据信息写到板上大容量数据存储器上，存储器的存储空间应与PXI总线通道采样点的数字量应该保持一致。上位机软件设置启动完成后，底层控制逻辑以DDS方式对存储器进行访问，并将存储区的波形数剧读出至高速DAC，以实现数字量向模拟量的转换，转换后的模拟信号通过模拟通路的调理到达输出端，最终实现波形的输出。

主要工作流程如图2所示。

图2 硬件电路工作流程框图

1.2 任意波形发生器硬件总体设计方案

任意波形发生器硬件电路主要由PXI接口电路、FPGA主控电路、高速存储电路、高速DAC电路、模拟调理电路、时钟电路等多部分组成。FPGA主控电路是电路的核心部分，它完成了FPGA外围电路配置，通过PXI总线与上位机进行通信，使FPGA能够执行上位机发送的数据指令；作为控制器，实现对存储电路的读写操作，完成高速DAC电路的初始化，并且输出数字波形给DAC，其内完成了下位机几乎所有的逻辑控制。高速存储电路作用存储上位机发送过来的数据以及读出SDRAM数据到FPGA中去。高速DAC电路作用是将FPGA传输出来的数字波形转换成模拟波形。模拟调理电路完成的功能是对DAC输出的模拟波形进行滤波、放大等调理，使最终的输出波形能够满足设计的预期指标。硬件总体组成如图3所示。

FPGA控制逻辑组成分为PCI_CORE、接口控制、系统控制单元、存储管理、触发控制、时钟控制、DAC配置及校准等IP模块。

图3 硬件总体组成

1) PCI_CORE：采用标准的PCI总线IP核，实现33 MHz，32bit的总线通讯控制，实现上位机对下位机的命令控制。

2)系统控制单元：完成本地总线命令译码，实现FPGA内部逻辑的读写控制及状态监测。

3)存储管理：本次模块要求实现64 MSa点、100 MSa/s采样率，而当前国产FPGA仅支持SDRAM大容量存储器，为实现存储指标要求，模块设计中采用两片SDRAM位扩展模式，即两片SDRAM共享控制总线和地址总线，数据总线独立，从而降低了SDRAM的工作速率，降低了逻辑设计难度。

4)触发控制：模块具有丰富的触发源和触发模式。触发源支持软件触发、外触发及背板触发等，触发模式支持单次触发、连续触发及突发触发等，为了实现上述功能，开发设计触发控制IP。

5)时钟控制：模块支持内时钟、外时钟及背板时钟等多种采样时钟源和多种参考时钟源选择，开发设计的时钟控制IP圆满解决了时钟功能要求。

6)DAC配置：DAC芯片的功能配置支持SPI配置模式，通过DAC配置IP实现DAC内部寄存器的命令控制及状态读写。

1.3 任意波形发生器软件总体设计方案

任意波形发生器软件总体设计方案主要是底层数字电路部分FPGA内部逻辑编程，其是对上位机通过PXI总线发送到下位机的数据信息进行设计编程。

IVI规范是PXI总线模块化仪器软件开发的基本标准，为了更好的兼容国外产品，任意波形发生器模块驱动软件开发时，其函数命名及参数定义，严格按照IVI-Fgen规范要求，便于直接替换现有系统的国外产品。

上位机的软件体系架构如图4所示，主要描述了上位机与板卡间的通信实现。

图4 软件体系结构

软面板主界面主要显示波形参数选项、输出参数配置、触发配置及调制功能选项；系统菜单中主要包含了PFI设置、采用时钟设置、自校准功能及退出功能，帮助菜单提供仪器的基本信息及帮助文件。

图5为任意波形发生器的软件流程图。

图5 软件流程图

1.4 PXI总线接口设计方案

PXI总线接口的作用是在PXI模块中完成PXI底板总线与功能电路之间的通信传递(逻辑时序的转换)，是PXI总线与功能电路之间的桥梁。通常情况下PXI总线接口设计的方案主要有两种：一种方案是采用业界已经成熟的专用PXI接口芯片进行设计；另一种方案则是利用FPGA/CPLD等可编程逻辑器件进行编程实现与电路设计。本文采用第二种方案。FPGA设计PXI接口方案最主要的优势就是使用灵活，用户可以根据自身的需求进行自由设计，在可编程逻辑器件中完成自行配置，节省PCB空间。

2 任意波形发生器硬件设计

2.1 FPGA概述

本次设计中选用的北京微电子技术研究所的国产FPGA芯片，型号为BQ2V3000-4bg728i，其与XILINX公司Virtex-Ⅱ的xc2v3000兼容。该芯片内核电压为1.5 V，共有3145728个系统门，可编程IO管脚516个，内部存储单元为1769472 bits，具有300 MHz的内部时钟速度。这款芯片配置高达有12个DCM模块。使用XILINX公司的ISE10.1作为FPGA的开发工具，它支持VHDL、Verilog和原理图的输入。在本次设计中，FPGA芯片主要实现PXI接口通信和模块功能逻辑电路的时序控制。

2.2 高速DAC

高速DAC电路的作用是完成数字信号到模拟信号转换。本次设计采用的是北京微电子研究所(772所)研制的高性能16位数模转换器(DAC)芯片B9726，其性能和封装完全兼容AD公司的AD9726，且器件设计时采用了特有的辐射加固技术，抗总剂量的能力不小于1000 Gy(Si)，单粒子锁定(SEL)LET阈值大于75 MeV·cm2/mg。B9726是一款，转换速率可以达到400 MSPS，具有良好的噪声和杂散抑制性能。数模转换器的16位数据端使用的是低电压差分信号(LVDS)输入，并且包含100 Ω的内部端接电阻。LVDS的时钟输出采用在双通道数据速率(DDR)模式下驱动外部数据。

B9726外围电路有80个引脚，其中有32个引脚是数据输入引脚，时钟引脚有6个，有4个SPI通信引脚，有2个引脚是输出电流引脚，还有1个复位引脚。在本次设计中，使用到的引脚就只有上面那些引脚，而其他的引脚或是接地或是接电源信号。32个数据引脚被用作16位数据输入，输入方式是采用LVDS低压差分方式传输，每位数据用两根信号线的差分信号传输。

2.3 模拟调理电路设计

模拟调理电路实现了输出信号的各种调理功能，对输出信号的幅频特性起到决定性作用，是满足系统预期指标的重要电路组成部分。模拟调理电路主要由滤波电路、方波生成电路、衰减电路、功率放大电路、阻抗切换电路及其他辅助电路组成，模拟通路如图6所示。

模拟通路调理流程：DAC转换后的波形信号输入运放电路，将差分输入转换为单端输出。运放输出信号输入至滤波电路，滤波电路分为两种滤波器：椭圆滤波器及线性相位滤波器。

刘老师五十多岁丧偶，以后再婚，与黄赛琴女士结合。两人当时都有上辈，还各有几个子女，要融为一个新的家庭，显然不是那么容易的。二十多年过去，这个重新组建的家庭和谐美满，早已成为桂子山上的佳话。我平常听他们俩说起子女，每每不知道所指为何方，原来他们没有了彼此的界线，每一个人对每一个子女以及再往下的一辈、两辈，心里真是没有分别，一律视同己出。而且，他们不仅满怀爱心，还主动地营造家庭的亲密关系、亲切气氛。刘老师写了一篇《老年人再婚与心理健康》，被评为第八届亚洲、大洋洲老年学和老年医学大会中文论坛优秀论文，他的论说是从亲力亲为中结出的思想果实。

图6 模拟调理电路

若主输出信号包含Sine类波形时选择椭圆滤波器滤波，若主输出信号包含脉冲类信号或任意波时选择线性相位滤波器滤波。滤波后的主信号输入初级放大，使主信号幅度放大至2 Vpp。此时主信号分为两个支路：1)Sine&Arb输入后级调理；2) Sine&Arb输入比较器(Sync和方波频率控制)产生方波频率控制信号。Square_Freq通过电子驱动器Edg211映射后，形成方波信号Square。

Sine&Arb或Square经继电器选择后，输入至后级运算放大器，经调节后主信号输入衰减电路(0～48 dB衰减，步进6 dB)，若输出主信号为小信号时则直接输出至输出使能继电器，若输出主信号为大信号时则输入至6倍增益功率放大电路放大后再至输出继电器，最后通过控制输出使能继电器控制信号输出。

DC信号或AC信号偏置通过6倍增益放大器实现，避免了偏置信号随AC信号幅度变小而变小的限制；方波信号采用映射方式实现，避免出现方波脉宽不稳定； 为满足用户视频信号传输特性要求，输出增加75 Ω输出阻抗方式。

2.4 时钟处理

外时钟输入端口主要为仪器提供外部采样时钟及PLL参考时钟。设计时输入阻抗设定为50 Ω，AC耦合方式，为了尽可能减少输入信号的类型限制，采用高速比较器对输入信号过零比较产生同频时钟。

2.5 PFI处理电路

PFI0及PFI1均为双向端口，作为输入时，接受外部触发信号，输入阻抗设定为1 kΩ；作为输出时，输出标识信号、触发启动信号、PLL参考时钟导出信号及采样时钟导出信号，输出阻抗设定为50 Ω。

设计中采用双向缓冲器进行处理，其原理如图7所示。

图7 PFI处理原理框图

2.6 电源管理

电源是仪器正常工作的基础，良好性能的电源电路设计能为仪器性能提高基本保障。仪器中使用到了+3.3 V、+1.2 V、+0.9 V、+1.8 V、+5 V、-5 V、+15 V、-15 V，PXI背板可提供±12 V、+5 V、+3.3 V，其余电源使用开关电源及LDO转换生成。

±15 V电源用于功率放大电路，仪器工作时对电流要求较高，考虑PXI背板的供电情况，设计中采用升压-降压方式实现+5 V转换出±15 V电源。

3 任意波形发生器软件部分设计

3.1 FPGA开发环境概述

本次设计中，使用的FPGA芯片是国产FPGA并且兼容XILINX公司的Virtex_Ⅱ架构，所以本次设计选用的开发环境是10.1版本的ISE软件。

3.2 上位机控制面板设计

上位机的设计采用LabWindows/CVI软件，系统界面如图8。面板主界面主要显示波形参数选项、输出参数选项、触发配置以及调制功能等选项。

图8 系统面板界面

4 结果测试与分析

系统测试主要是针对任意波信号发生系统要求的指标进行测试，以及测试系统的稳定性等。

4.1 波形种类测试

系统模块可以实现多种标准波形、任意波、调幅、调频等波形，具体波形如图，如图9～12。

图9 正弦波 图10 任意波

图11 调幅 图12 调频

4.2 波形频率测试

以正弦波为例对其波形频率测试，在全频率范围内选择典型频率值进行测试，对应测试结果见表1。

从表1中可以看出，正弦波的波形频率输出范围在10～40 MHz之间，频率准确度在5 ppm之内。

表1 正弦波频率测试结果

4.3 波形幅度测试

以正弦波为例对其波形幅度测试，在全幅度范围内选择典型幅度值进行测试，对应测试结果见表2。

从表2中可以看出，正弦波的波形幅度输出范围在10 mV～10 V之间，在误差允许范围之内，输出波形满足指标要求。

表2 正弦波幅度测试结果

5 结论

根据模块测试结果可知：国产FPGA及国产DAC完全满足本次任务开发需求。设计中单片FPGA控制两片SDRAM，FPGA内部的DDS采用48位累加器工作模式，共使用了4个DCM模块，此时DDS运行时钟仍然可以达到125 MHz，而DAC芯片B9726在其他项目中应用时可以稳定实现400 MSPS采样率，且测试结果可媲美国外同类产品。

本模块的研制在保证基本性能的前提下，充分使用并验证了国产器件的性能，为其他国产化需求产品的研制提供了前瞻性意义。本文研制的任意波形发生器已在多个项目中得到了广泛应用。

[1] 柳肖杰.PXI200MSPS任意波形发生器数字电路设计[D].成都:电子科技大学,2012.

[2] 邱大强.基于PCI总线的任意波形发生器[D].成都:西华大学,2008.

[3] 铁 奎,黄 武.任意波形发生器的研究与设计[J].国外电子测量技术,2012,31(6):80-83.

[4] 付 洁.基于FPGA的PXI接口的DDS信号发生器的设计[D].西安:西安电子科技大学,2014.

[5] 朱松涛,张 怡.基于FPGA的PCI总线接口设计[J].计算机工程与应用,2006,24(09):14-39.

[6] 周俊峰,陈 涛.基于FPGA的直接数字合成技术器的设计与实现[J].电子技术应用,2002,28(12):74-75.

[7] 陈立克.基于Xilinx FPGA设计技术的应用研究[D].兰州:兰州大学,2011.

[8] 刘东华.Xilinx系列FPGA芯片IP核详解[J].北京:电子工业出版社,2013.

Design of the Arbitrary Waveform Generator Based on Domestic FPGA and DAC

Gao Yejun2,Wu Fucun2

(1.Beijing Institute of Space Long March Vehicle, Beijing 100076, China; 2.Beijing Aerospace Measurement & Control Technology Co., Ltd., Beijing 100041, China)

Arbitrary waveform generators are important instruments for testing and measuring equipment, and they are widely used in the field of current measurement and control technology of the aerospace. The current market mature arbitrary waveform generators are foreign products or domestic manufacturers based on foreign FPGA and DAC developed products. In order to break the monopoly of technology, and improve the domestic arbitrary waveform generator of independent technical support capabilities, it is more important to develop arbitrary waveform generators based on domestic chips. With the improvement of domestic chip design technology, the performance of domestic FPGA and DAC has been improved, and has been widely used. The PXI bus, as one of the main bus types in the current instrument area, meets the communication requirements of most test instruments.Based on domestic FPGA and DAC, from the hardware design and software design two aspects, successfully developed a PXI bus arbitrary waveform generator module with sample rate up to 100MSa/s, and output a 43MHz signal. Through the test of the function and performance of the module, fully meet the requirements of the module indicators, fully proved that the domestic chip in the engineering design of the performance characteristics.

arbitrary waveform generator(AWG); domestic FPGA; PXI Bus; domestic DAC

2017-04-25；

2017-05-11。

高野军(1968-)，男，辽宁人，高工，主要从事无线电测试与控制方向的研究。

1671-4598(2017)08-0304-05

10.16526/j.cnki.11-4762/tp.2017.08.078

TN911

A