FPGA输入输出模块ESD设计

周 刚，张 雷

（中国电子科技集团公司第四十七研究所，沈阳110032）

FPGA输入输出模块ESD设计

周 刚，张 雷

（中国电子科技集团公司第四十七研究所，沈阳110032）

为使研发的FPGA能够符合指示要求，针对FPGA多电源与可编程输入输出模块的结构特点，设计了ESD保护电路，使ESD保护能力达到人体模型2000V水平。采用ESD BUS技术，设计了ESD保护电路总体架构，并使用了二极管等箝位保护措施，通过多个全局电源线网对泄放电流分流，保证了ESD保护的有效；针对深亚微米工艺的LDD和Salicide结构对输入输出模块的输出驱动器件采用了有效的版图设计，消除了工艺对ESD保护能力的不良影响；对所用的几类ESD防护器件进行了简要介绍；最后，通过ESD测试和分析证明所设计的ESD保护电路达到人体模型2000V的设计要求。

现场可编程门阵列；输入输出模块；静电放电；人体模型；静电放电总线；可控硅

1 引言

当今集成电路中最重要的可靠性问题之一就是静电放电（Electro-Static Discharge，ESD)。大规模CMOS集成电路器件具有集成度高、运算速度快、器件间距近、走线细、低功率和输入阻抗高的特点，因而这类器件对静电较敏感，称之为静电敏感(ESD Sensitive，ESDS)器件。尤其是当集成电路的特征尺寸进入深亚微米后，随着器件尺寸的减小，器件对外界电磁干扰的敏感程度也大大提高，使ESD对器件可靠性的危害变得越来越显著[1-3]。

根据所做FPGA ESD人体模型(HBM)2000V的指标要求，对所做FPGA的ESD防护技术开展研究。面向FPGA多电源和可编程输入输出模块结构，分别对ESD保护器件、针对可编程输入输出模块输出驱动器件的工艺及版图ESD保护设计技术和可编程输入输出模块的ESD保护电路总体架构等设计方法展开研究，并通过对电路开展ESD试验和电路测试来验证所做ESD设计工作的效果。

2 FPGA的多电源结构和可编程输入输出模块

FPGA可编程输入输出模块可通过用户编程配置成输入端口或输出端口，也可以配置成双向端口。同时通过用户编程可以提供不同的输出驱动强度、输出摆率，支持不同的电压标准等。简化的可编程输入输出模块的基本结构如图1所示，既有输出路径也有输入路径，也包括作为双向端口时的输出使能信号路径。从示意图中可以看出，可编程输入输出模块还包括可编程输入延迟电路、参考电压比较器、上拉电阻、下拉电阻和弱保持等电路。双向可编程的电路特点体现在输出驱动器件和输入电路共同连接在PAD上，输出驱动器件在ESD事件中可以作为ESD保护器件使用，同时输出驱动器件大量的不同尺寸的插指结构也带来了一定的复杂性。

图1 简化的可编程输入输出模块结构示意图

3 ESD保护电路设计

3.1 使用的几类ESD防护器件

研究的输入／输出接口的ESD保护电路设计共使用了5种ESD保护器件，下文对它们分别进行介绍：

第一种是电阻。大多数集成电路的输入输出引脚的ESD保护都使用电阻来限流和分压。N有源电阻、P有源电阻和N阱电阻在ESD发生时会进入饱和区[4]。这种电流饱和特性能起到一定程度的限流作用，所以应用十分广泛。

第二种是二极管。ESD保护电路使用了大量二极管结构，包括普通二极管器件和寄生二极管。

第三种是MOS晶体管。MOS晶体管本身限流作用不大，但是ESD发生时可使用寄生的双极型晶体管的snapback保持电压，因此其ESD保护作用主要依靠自身的寄生双极型晶体管。

第四种是寄生的双极型晶体管。通过图2的NMOS晶体管寄生NPN晶体管的结构及其I-V曲线可以了解其ESD特性。

在接诊患者后，护士即重视与患者及其家属的沟通，掌握其心中的想法及性格特点、兴趣爱好、心理问题等，对患者的心理状态有一个全面的了解，并综合上述情况开展个性化的心理疏导，在语言上注意轻柔、和蔼，并以通俗易懂的语言为其讲解胆结石、手术方式的相关知识，介绍手术成功的病例，或手术成功的患者进行现身说法等，帮助患者树立战胜疾病的信心，再者，可在病房中播放一些柔和、舒缓的音乐，或患者喜爱看的电视节目及其它娱乐节目等，有利于转移患者的注意力，保持心态的稳定[3] 。

第五种是LVTSCR结构。使用的LVTSCR纵向结构如图3。其结构比标准的SCR结构在N阱边缘多加入了一个N+重掺杂区，并且提供了一个栅极接地的NMOS管结构，也就是GGMOS，也把它叫作NMOS触发的LVTSCR结构。这种结构可以把触发电压降低，避免SCR结构没有及时被触发造成其他器件ESD损坏。

3.2 可编程输入输出模块输出驱动器件MOS管的ESD保护版图设计

在深亚微米级工艺中，器件使用了LDD(Lightly Doped Drain)工艺和Salicide工艺，克服了热载流子问题，同时降低了寄生电阻，这些工艺也应用到可编程输入输出模块作为输出驱动器件的MOS管上。在正常工作时有着正面的意义，但是在作为ESD保护器件时起到了负面作用。首先是LDD工艺在器件源漏区形成了尖端结构，用于与PAD相接的器件时容易被ESD损坏[5-6]。其次是Salicide工艺源漏寄生电阻RD和RS都很小，容易在ESD出现时放电电流通过有源区传导到源漏的LDD结构，针对深亚微米工艺使用了多种版图设计来提高输出驱动MOS管的ESD防护能力。下面以输出驱动NMOS管为例提出针对输出驱动NMOS管器件的版图设计方法。

图2 NMOS晶体管寄生NPN晶体管的结构及其I-V曲线

图3 LVTSCR纵向结构

使用ESD Implant工艺，其机理是通过在漏极N型有源区下面与P型衬底的结面之间注入重掺杂浓度的P型杂质，降低结面击穿电压。这样在源漏区出现ESD时结面先泻放ESD电流，从而保护器件源漏极的LDD结构，降低ESD对LDD结构的损伤。图4是ESD Implant工艺示意图。

图4 ESD Implant工艺

使用金属硅化物阻挡工艺（Salicide Block Process)，见图5，其机理是把输出驱动NMOS管器件的Salicide去除，因而使MOS器件具有较高的RD和RS，从而起到源漏区接触孔到LDD结构ESD限流保护作用。结合ESD Implant工艺可以很好地提升输出驱动NMOS管器件的ESD防护能力。

图5 金属硅化物阻挡工艺

对于输出驱动MOS管器件，通过在版图设计中增加特定的版图层即可实现以上两种工艺。在此基础上参照特定的版图ESD设计规则和指南，遵守例如关键部位版图采用45度拐角，避免图形出现直角或锐角以及与PAD相连的漏极接触孔与多晶硅栅极保证适当距离等规则，可以从版图设计上最大限度提高输出驱动MOS器件的ESD防护能力。

3.3 基于ESD BUS[7]的ESD保护电路总体架构

由于FPGA使用了多电源设计，电源分为内核电源VCC和外围电源VCCO，外围电源又分为8路各自为8个IO BANK独立供电，所以设计了ESD BUS配合多种电源网络进行ESD保护。使用的基于ESD BUS的ESD保护电路总体架构如图6所示。输入／输出接口（PAD）通过ESD BUS接入了全芯片的ESD放电路径，每个PAD都有一个到ESD BUS的正偏二极管，用D1表示，在PAD上出现正的ESD电压时，ESD电流可以经过D1泻放到ESD BUS上，然后二极管串Dstring把电流传导到内核逻辑的电源全局线网VCC，再经由二极管串D6、D7、D8到达外围电源全局线网VCCO。经过多级全局线网的分流，可以实现泻放电流的分流。每个PAD都有一个二极管D2和低电压触发可控硅(Low Voltage Triggered Silicon Controlled Rectifier，LVTSCR) 器件SCR1，可以提供PAD到地的放电通路。电源VCCO和电源VCC分别经过一个正偏的二极管D3和D4与ESD BUS相连，能起到ESD保护的作用。PAD经过一个正偏的二极管D5与输出驱动P型MOS管P1和P2管的衬底也就是N阱相连，用于在N阱电压相对PAD过高时起到箝位保护作用。为了防止ESD对输入路径的伤害，在PAD和输入路径之间接入了限流电阻R1。同时电路中存在着一些寄生器件，比如说输出驱动P型MOS管P1和P2、输出驱动N型MOS管N1和N2本身存在寄生三极管，针对输出驱动器件和寄生结构的工艺和版图设计的研究内容会在后面详细介绍。

4 静电放电模型

在ESD试验时根据ESD产生的原因及其对集成电路放电方式的不同，用4类ESD模型开展试验，下文对这四种模型进行描述：

（1）人体放电模型(Human Body Model，HBM)[8]

ESD的人体放电模型(HBM)表示的是人体在地上运动时与外界摩擦或其它因素而积累了静电，当人体触碰到集成电路时，人体的静电便会经由集成电路的管脚进入集成电路内，再经由内部通路放电到地。

（2）机器放电模型(Machine Model，MM)[9]

ESD的机器放电模型(MM)表示的是机器(例如机械手臂)本身积累了静电，当此机器触碰到集成电路管脚时，该静电便经由集成电路的管脚放电。

（3）器件充电模型(ChargedDeviceModel，CDM)[10-11]

ESD的器件充电模型(CDM)表示的是集成电路先因摩擦或其它因素而在内部积累了静电，但在静电的积累过程中集成电路并未被损伤。此带有静电的集成电路在处理过程中，当其管脚触碰到接地面时，集成电路内部的静电便会经由管脚自集成电路内部流出来，而造成的静电放电现象。

（4）电场感应模型(Field Induced Model，FIM)

ESD的电场感应模型 (FIM)表示的是当一个器件处于静电场中，其内部将感应出电势差。此时，当某一管脚与地相碰时，器件就会对地放电。这种模型的放电类似于CDM。

5 测试方法及结果

业内通常按照人体放电模型(HBM)来进行ESD试验来判断ESD设计是否有效，按照指标要求采取了这种模型进行ESD试验。

图7是HBM工业标准MIL-STD-883C Method 3015.7所用的等效电路图。设置人体模型的等效电容为100pF，设置人体的等效放电电阻为1.5K欧姆。表1显示了MIL-STD-883C Method 3015.7中的ESD等级分类及描述。

图7 HBM等效电路图

表1 MIL-STD-883C Method 3015.7中的ESD等级分类

对试验电路分别进行了电压为±500V、±1000V、±1500V、±2000V(HBM)的ESD试验，并采用了绝对漏电流测试、I-V特性曲线相对漂移量和功能观测法等三种方式对经过ESD试验的电路进行了测试分析，保证了对结果的准确判断。通过以上三种方法的评估，所有管脚绝对漏电流满足无明显增加，所有管脚I-V特性曲线相对漂移量绝对值小于30%，所有管脚功能与ESD试验前一致，相互印证了无任何管脚ESD失效，证明所采用的ESD设计达到了设计的要求。

6 结束语

依托国内0.25微米CMOS工艺，针对FPGA的可编程输入输出模块开展ESD防护技术研究工作。研究了基于ESD BUS结构的片可编程输入输出模块电路架构，提高了抗ESD能力；采用了ESD Implant、Salicide Block等关键的工艺及版图设计手段，消除了LDD和Salicide对ESD保护能力的影响，最后介绍了所用的几种ESD保护器件及其作用。介绍了四种静电放电模型，并选择了其中的HBM模型进行了ESD试验，通过对电路ESD试验前后的多种测试及分析，证明所设计的ESD保护电路达到HBM 2000V的设计要求。

[1] 赵近.CMOS电路芯片ESD保护电路设计技术的发展[J].电子产品可靠性与环境试验，1995(1)：14-20.Zhaojin.Develop of CMOS Circuit Chip ESD Protect Circuit Design Technology[J].ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTALTESTING,1995(1):14-20.

[2] 于宗光.CMOS集成电路的ESD设计技术[J]．电子产品可靠性与环境试验，2001(2):16-21.Yu Zhongguang.Deisgn Technologies for ESD Protection of CMOS IC’s[J].ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING,2001(2):16-21.

[3] 王翠霞，许维胜，余有灵，等.CMOS集成电路中ESD保护技术研究[J]．现代电子技术，2008，31(8):1-3．Wang Cuixia，Xu Weisheng，Yu Youling，et al.Research of ESD Protection Technology in CMOS interated Circuit[J].MODERN ELECTRONICSTECHNIQUE，2008，31(8):1-3．

[4] A．Caruso，P.Spirito，G．Vitale．Negative resistance induced by avalanche injection in bulksemiconductors[J].IEEE Trans.Electr.Device,1974：578-586.

[5] Jiann-Shin Lee.Method for fabricating an electrostatic discharge protection circuit:US,US5672527 A[P].1997-9-30.

[6] Tiao-Yuan Huang.Method for making an integrated circuit structure：US,US5529941 A[P].1996-6-25.

[7] M.D.Ker,H.H.Chang，T.Y.Chell.ESD buses for whole-chip ESD protection[J].Proc.Of IEEE International Symposium on Circuits and Systems,1999：545-548．

[8] ESD Association．ESD STM 5.1,2001，ESD Association standard test method for electrostatic discharge sensitivity testing：Human body model-component level[S].USA:ANSI,2003．

[9] ESD Association．ESD STM 5.2,1999.ESD Association standard test method for electrostatic discharge sensitivity testing:Machine model-componentlevel[S].USA:ANSI,2001．

[10] ESD Association．ESD STM 5.3.1,1999.ESD Association standard test method for electrostatic discharge sensitivity testing：Charged device model-component level[S].USA:ANSI,2001．

[11] ESD Association.ESD SP 5.3.2,2002.ESD Association standard Practice for the Protection of Electrostatic Discharge Susceptible Items：Sensitivity Testing Socketed Device Model(SDM)Component Level[S].USA:ANSI,2001．

ESD Design of FPGA Input/Output Module

Zhou Gang，Zhang Lei
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China）

To satisfy performance request of FPGA，ESD protection circuit，based on the structural feature of multi-power and programmable input/output module，is designed，to make ESD protection ability to 2000V level of human body model.ESD protection circuit of architecture is designed by means of the ESD BUS technology.The diode clamp protection measures,dumping the current through multiple global power network,are used，to ensure the efficiency of the ESD protection.Focused on LDD and Salicide structure of Deep submicron devices，the paperadoptes effective layout design on the output driving device of input and output module，and eliminates the negative impact of process for the ESD protection.Several types of ESD protection devices are briefly introduced.Finally，the result of ESD test and analysis shows that the designed ESD protection circuit meets the design requirements of 2000V of human body model.

FPGA；Input/output module；ESD；HBM；ESD BUS；SCR

10.3969/j.issn.1002-2279.2017.03.004

TN911

A

1002-2279-（2017）03-0017-05

周刚（1978-），男，辽宁省法库县人，高级工程师，主研方向：集成电路设计，目前关注集成电路可靠性设计、可编程器件。

2016-10-14