MIPI接口高速接收电路设计

李文嘉　权磊

摘要：MIPI-DSI是MIPI联盟针对移动设备提出的一种高速、低功耗的串行接口，可满足高分辨率显示，降低显示模块功耗的需求。该文设计了应用于显示驱动芯片MIPI接口的高速接收电路，包括可校准输入终端电阻、带输入失调补偿的高速比较器以及串行转并行模块。仿真结果表明，单通道数据传输率可达到1Gbps。

关键词：移动产业处理器接口；高速接收电路；失调补偿

中图分类号：TN432 文献标识码：A 文章编号：1009-3044（2017）17-0224-03

1概述

移动产业处理器接口MIPI（mobile industry processor inter-face）是为移动应用处理器制定开放标准，旨在为移动设备内部的摄像头、显示屏、射频/基带等提供标准化接口。它使这些设备的接口既能增加带宽、提高性能，同时又能降低成本、复杂度、功耗以及电磁干扰。MIPI并不是一个单一的接口或协议，而是包含了一套协议和标准，以满足各种子系统独特的需求。D-PHY提供了主机和从机之间的同步物理连接。一个典型的DPHY配置包含一个时钟通道模块和一至四个数据通道模块。D-PHY采用差分信号与另一端的D-PHY连通以高速传输图像数据，低速传输控制与状态信息则采用单端信号进行。

本文中的MIPI接口用于顯示驱动芯片，基于MIPI-DSI协议来设计，包括一个时钟通道和两个数据通道。全部数据通道都可用于单向的高速传输，但只有第一条数据通道才可用于低速双向传输，从属端的状态信息、像素等是通过该数据通道返回。时钟通道专用于在高速传输数据的过程中传输同步时钟信号。高速接收电路是MIPI接口实现高传输速率的关键模块，在本文中，时钟通道和两个数据通道采用相同的高速接收电路结构，单通道数据传输速率可达到1Gbps。

2电路结构

在高速模式下，主机端的差分发送模块以差分信号驱动互连线，高速通道上呈现两种状态：differential-0和differential-1。从属端的高速接收单元将低摆幅的差分数据通过高速比较器转换成逻辑电平。在串行转并行模块中，高速时钟对数据进行双沿采样，将高速串行数据转换成两路并行数据，交给后续数字电路处理。高速接收单元的总体电路结构如图1所示。

2.1输入终端电阻

由于输入数据信号频率高，需要进行阻抗匹配，因此在比较器的差分输入端dp/dn之间跨接了100欧姆终端电阻，由开关进行控制，当系统要进行高速数据传输时，就将该终端电阻使能。由于电阻值随工艺角、温度等变化比较大，因此在终端电阻R0（50欧姆）的基础上增加了三个电阻，分别由三位控制信号控制，可通过改变控制字改变电阻大小，使终端电阻值在各工艺角及温度下均能满足协议要求。比较器终端电阻电路结构如图2所示。

终端电阻的校准，需要通过如图3所示的RTUN模块来实现。它的原理是利用片外精准电阻对片内电阻进行校准。基准电路产生的基准电压vbg（1.2V）经过buffer在片外6.04K电阻上产生电流，用同样大小的电流ires流经片内电阻产生电压与rex-tv（1.2V）进行比较，观察比较器的输出。通过setrd<2：0>来控制W<2：0>这三个开关，从000到111扫描，再从111到000扫描，改变片内电阻大小，观察比较器输出cmpout信号的变化，从而得到使得片内电阻最接近6.04K的控制字。图2中的比较器终端电阻采用与该模块相同类型的电阻，以及成比例的电阻关系。当RTUN模块完成校准后，得到的控制字setrd<2：0>同时控制比较器的终端电阻，从而使得比较器终端电阻接近100欧姆。

2.2高速比较器

在MIPI接口的高速接收单元中，高速比较器是核心部件。图4是高速比较器的电路结构。由于输入数据是高速低摆幅的信号（例如140mV），比较器的输入失调电压有可能会引起接收数据错误，严重影响系统性能。因此，该比较器增加了offset校准功能，在每次进行数据传输之前，对电路进行一次校准，以减小输入失调电压对系统性能的影响。

输入失调电压校准是通过图4中的CAL2模块来实现。在这里，增加了iconst和itrimm两路电流，其中ieonst电流保持不变，itrimmm电流可通过五位控制信号进行调节，在默认控制字10000时，immm电流与iconst大小相同，对应的是没有输入失调的情况。

一般来说，比较器的失调电压主要是由于输入管不完全对称引起的。当比较器存在输入失调时，流经DPAIR2模块中输人对管的电流会不一致，从而造成流入NLOAD2模块的电流大小也不一致。此时通过改变控制字，使itrimm电流与iconst电流大小不同，在NLOAD2模块中通过电流镜补偿输入对管引起的电流差异，使得vpp和vpn端口剩下的电流一致，从而实现offset补偿。

校准时，将比较器差分输入端连接到地，通过对五位控制字从00000到11111扫描，再从11111到00000扫描，观察比较器的输出，从而得到合适的控制字，实现offset校准。经仿真表明，该电路可实现+/-30mV的失调电压校准。

2.3串行转并行电路

低摆幅的串行差分数据经高速比较器转换成逻辑电平后，在串行转并行模块中，高速时钟对其进行双沿采样，并最终变成两路并行数据douts和douts<1>输出至数字电路，同时还给数字电路提供同步时钟clkdig。该模块电路结构如图5所示。

3电路仿真

该电路采用umc80ehv工艺设计，并采用Cadence Spectre对其进行仿真。仿真结果表明，在1Gbps传输数据率时，模拟电路消耗电流为0.5mA，数字动态电流为2mA。

图5为高速接收电路仿真结果，左边为TT工艺角-40度时情况，右边为TT工艺角125度时情况。其中dp/dn是差分输入信号，为500MHz的正弦信号，幅度140mV。net58/net55为比较器的差分输出波形，douta<0>/douta<1>为整形后的比较器差分输出，而douts<0>和douts<1>为经500MHz时钟双沿采样后的两路并行输出。

图6为高速接收单元伪随机数传输仿真结果。通过在高速接收模块输入端加低摆幅（140mV）的伪随机数据信号，观察输出端信号，判断电路是否能正确接收传输数据。此时采样时钟为500MHz，实现的传输数据率为1Gbps。从图上可以看到，高速接收电路正确的将输入数据接收下来。

4结束语

MIPI应用的方面很广，几乎涵盖了移动终端的所有设备，越来越多的软硬件厂商加入到MIPI联盟中。高速接收单元是MIPI接口的关键模块，本文完成了一个基于MIPI-DSI规范的高速接收电路，应用于显示驱动芯片的MIPI接口中。电路包括了可校准输入电阻终端、带输入失调补偿的高速比较器以及串行转并行模块，实现了单通道1Gbps的数据传输率。