基于FPGA的二元脉冲调宽力反馈电路

王永彤朱志刚张沛晗王 龙(北京航天控制仪器研究所北京100039)

基于FPGA的二元脉冲调宽力反馈电路

王永彤，朱志刚，张沛晗，王 龙
(北京航天控制仪器研究所，北京100039)

本文提出一种用于某单自由度液浮积分陀螺的二元脉冲调宽力反馈电路方案，并给出方案设计的具体实现过程、仿真分析以及实测结果。通过对比在同样试验条件下的测试数据，本文设计的基于FPGA二元脉冲调宽力反馈电路的测试精度略高于常用的数字电压表检测方法，因此可独立完成高精度测试而不需依赖其他辅助测试仪器。而且该电路采用数字化FPGA方案，针对不同测试要求，可以较灵活提高脉冲分辨率和采样频率，测试状态更接近陀螺的使用条件。

单自由度液浮陀螺；力反馈测试；二元脉冲调宽电路；FPGA

0 引言

液浮陀螺力反馈回路与陀螺构成反馈系统，用于陀螺测试。陀螺力反馈法测试原理如图1所示［1］。陀螺浮子在输入轴上的角速度ω和输出轴干扰力矩作用下，产生绕输出轴的进动，角位置传感器测出浮子进动角度，通过放大器、校正等环节，最后通过功放加矩到力矩器，以平衡陀螺力矩和干扰力矩。测试时陀螺敏感的角速度是地球转速分量，因此力矩器上电流的波动则反映了干扰力矩的变化，记录装置精确记录该电流，则能测出陀螺漂移。

应用这种方法进行陀螺测试，对力反馈回路的要求是：在回路通频带内噪声干扰尽量小，具有一定动态性能，记录装置满足测试精度要求。

为减小力矩器线性度以及陀螺内部的温度波动对陀螺精度的影响，力反馈电路大多采用调宽加矩的方式［1］。电流检测方法通常为：在加矩电路中串入精密电阻，经RC滤波后，由高精度的数字电压表采集电压间接得到电流。数字电压表(如Keysight34401A)一般采用积分模拟／数字转换器，为获得较高的常模抑制比(NMR)，会选择较长的积分时间，如当NMR为70dB时，积分时间为2s［2］。为保证测试精度，数字电压表的采样速度一般不大于1Hz。此方案电路结构简单，基本满足通常测试要求。但在某些试验条件下(如带反转平台的离心机试验等)，由于空间有限，没有位置放置数字电压表，而长电缆及滑环对保证检测信号的精度带来难度。

本文基于二元脉冲调宽力反馈电路方案，由FPGA实现调宽加矩的数字量化，用计数脉冲表征加矩电流大小，此方案的优点如下：

1)可以实现高精度测试要求，检测无需采用长电缆，避免了量测信号受到干扰。

2)能够实现较高的检测带宽。

3)不需外界辅助设备，可独立完成测试。

4)分频及时序电路、加矩脉冲整量化、脉冲计数、数据通信等功能均由FPGA完成，电路体积小。

5)检测结果采用RS232转RS485差分输出，具有很好的抗干扰特性，传输距离高于RS232。

6)测试电路和陀螺力反馈模拟检测信号、电源、温控信号完全兼容，可以实现一体化设计。

1 陀螺力反馈原理

液浮陀螺力反馈回路的控制系统方框图如图2所示。

其中，H为陀螺角动量；Ks为传感器灵敏度，mV／(°)；KA为电路的电压增益；KI为电路的电流比电压增益，mA／mV；Km为力矩器的传递系数；Gg(s)为陀螺的传递函数；GA(s)为校正及低通滤波环节的传递函数；Mx为输出轴上干扰力矩；β为浮子绕输出轴的角度；i为加到力矩器上的电流。

陀螺传递函数为：

其中，C为陀螺阻尼系数；tg为陀螺时间常数，通常为1ms左右。

系统的开环传递函数为：

其中，K＝KsKAKIKm／C为力反馈回路增益，这是一个典型的基本I型系统。为使系统在低频有较高的增益，降低不对准误差，减小陀螺β角对常值项误差的影响，电路校正采用积分超前滞后环节，这样稳态时β＝0。陀螺位置测试时，为降低高频噪声，将力反馈回路带宽设计在1Hz左右。回路增益为K＝6.5，为使系统具有一定的鲁棒性且尽量衰减高频干扰，校正及低通滤波环节为：

2 二元脉冲调宽力反馈电路方案及精度分析

2.1 电路方案

二元脉冲调宽力反馈电路方案如图3所示，主要包括模拟控制电路和数字控制电路FPGA两大部分。

1)模拟控制电路包括前放、解调、滤波和校正环节，这部分电路和原有模拟力反馈电路相似。陀螺模拟信号经过校正环节后，每个采样周期T和锯齿波发生器产生的锯齿波进行比较，通过比较器产生连续模拟调宽波，这个调宽波要经过数字整量化器完成与填充脉冲同步，并产生加矩的调宽信号。

2)数字控制电路包括逻辑电路状态机控制模块、整量化及脉冲输出模块、计数器及发送模块。各模块主要功能如下：

①逻辑电路状态机控制模块的输入为20MHz晶振信号，各输出采用数字分频方式实现。前端堵塞脉冲、后端堵塞脉冲、二元调宽基准方波、填充脉冲频率、10ms同步输出脉冲、115200串口波特率等信号输出。

②整量化及脉冲输出模块主要采用两级JK触发器，输入模拟调宽波，在前端堵塞脉冲、后端堵塞脉冲、1MHz填充脉冲的配合下，实现模拟调宽波的整量化及每个加矩周期T的正、负路脉冲输出。

③计数器及发送模块采用两个32位计数器，分别实时记录调宽波正、负路脉冲输出，为了防止电路中的竞争和冒险产生的毛刺误触发，对于计数器输入脉冲的电平宽度进行了滤波处理以剔除干扰，保证计数的正确性。对于计数器的值，每10ms锁存到对应的发送寄存器，通过RS232输出，输出波特率115200，通过20MHz晶振分频，波特率误差仅仅0.25%，对信号传输没有影响。

2.2 精度分析

由于力反馈电路具有1阶积分环节，稳态响应具有无差特性。二元脉冲调宽力反馈输出方程为：

式中，ωo为经折算的反馈角速度，n＋、n－分别为正负路输出的脉冲个数，Ic为恒流源电流，fc为填充脉冲频率。式(4)中各参数的稳定性影响力反馈的测试精度。

如果要求力反馈回路的测试精度优于2×10－4(°)／h，根据式(4)，有关电路部分的各参数选取如下：

1)根据实际使用需要以及降低恒流源波动的影响，电路加矩最大量程为30(°)／h，恒流源一次通电综合精度为5×10－6时，由此造成的最大误差为1.5×10－4(°)／h。

2)为减小陀螺输出的极限环角度幅值以及H桥电路开关响应时间影响，并综合填充频率等因素，二元调宽基准方波频率选为1KHz。

3)尽量减小填充频率的量化误差，这里选择1MHz，实现恒流源Ic在采样时间上106的细分，填充频率的分辨率为3×10－5(°)／h。

4)填充频率的稳定性优于10－6，选择高稳晶振可以满足要求。

由上述计算可知，采用本方案实现的二元脉冲调宽力反馈电路的测量精度是完全满足实际要求的。通过分析可以看出：在所有误差源中，恒流源的精度对测试结果影响最大，所以电路最终的测试精度很大程度上是由恒流源精度决定的。

3 二元脉冲调宽力反馈电路实现与仿真

陀螺二元脉冲调宽力反馈电路的信号处理电路主要由传感器输出的交流调制信号放大、解调、滤波、校正等部分组成，具体电路实现如下。

(1)前放和滤波电路

陀螺力反馈法测试原理如图1所示，当转子绕输出轴进动后，测角元件短路匝传感器的输出幅值随之成比例变，传感器的激励信号为8K的交流稳幅信号，这个信号又用于相敏解调电路的基准参考信号。前放电路主要是实现交流放大，采用低噪声放大器，这里选择增益为10左右。采用二级带通滤波主要是抑制其他频带上的噪声干扰，提高信噪比。

(2)相敏解调电路

本方案采用AD698电路实现。AD698电路的优点是对输入信号A和参考信号B两路信号同时解调，采用A／B调制出一个输出电流，通过外接一个电阻完成。这种方案既保留了相敏解调电路灵敏度高的特点，又有效抑制了参考信号波动引入的测量误差，提高了电路的测量精度。

(3)滤波及校正

为提高信噪比将解调后的信号进行低通滤波器，为避免相位滞后影响，其截止频率低于系统带宽10倍频程以上，校正为积分超前环节。

(4)脉冲宽度控制电路、锯齿波发生器和比较器电路

二元脉冲调宽力反馈电路控制脉冲生成如图4所示，采用FPGA及VHDL语言实现，电路输入晶振20MHz，采用数字分频方式实现二元调宽基准周期1ms，锯齿波1K脉冲sampwave高电平有效时间几十微秒，前向堵塞脉冲foreblock低电平有效时间几十微秒，后向阻塞脉冲backblock低电平有效时间几十微秒，分频填充脉冲1MHz。

锯齿波发生器电路［1］如图5所示，锯齿波发生器由一个带开关放电的积分器组成，通过Fsamp控制积分器的放电，形成和加矩周期同步的锯齿波，通过隔直电容输入到比较器的正相输入端；模拟信号经过校正后输出到比较器的负相输入端。

(5)整量化器及脉冲输出电路

整量化器主要是对比较器输出的与模拟校正环节输出电压成整比的、连续变化的脉冲宽度Ftk进行整量化，如图6所示。主要通过两个JK触发器电路完成如下功能［1］：

①强迫状态转换：由加在CLRN端的前端阻塞脉冲foreblock完成。

②极限环前、后端的电气限位：由CLRN端的foreblock及PRN端的backblock完成。

③整量化：由填充脉冲fc＿clk 1MHz完成。

④极限环的频率 “锁定”由K端接地完成。

在由JK1向JK2转移时，要延迟一个填充脉冲周期1μs，其影响对于带宽1Hz的控制系统可以忽略不计。

填充脉冲输出电路分为正、负两路：正向输出为Out1＝Q1¯fsfc；负向输出为Out2＝¯Q1fsfc。

JK2的Q2输出产生V＿sw＋和V＿sw⁃用于控制H桥开关加矩。

(6)H桥开关及恒流源加矩电路

H桥开关加矩电路如图7所示，将4通道SPST开关与恒流源串联。

V＿sw＋为高电平控制SW1和SW3导通，V＿sw⁃为低电平SW2和SW4截止；控制恒流源对陀螺力矩线圈正相加矩。

反之，V＿sw＋为低电平控制SW1和SW3截止，V＿sw⁃为高电平SW2和SW4导通；控制恒流源对陀螺力矩线圈反相加矩，开关的导通／截止响应时间为100ns～200ns，远远小于一个填充脉冲周期1μs，可以忽略不计。

(7)计数器及RS232输出电路

二元脉冲调宽波填充脉冲输出电路分为正、负两路，为了便于和上位机通信测试。在同一个FPGA内，构建了两个 32bit计数器 CNT1与 CNT2，实现10ms定时采样。如图3所示，count ＿z1为正路脉冲输出，连接到CNT1；count＿f1为负路脉冲输出，连接到CNT2；考虑逻辑电路的竞争与冒险产生的毛刺导致计数器的误触发，计数器CNT1与CNT2采用电平宽度滤波。

每10ms计数器CNT1与CNT2的增量输出到RS232输出寄存器，并发送到上位机。这样大大减少输出电缆及传输线干扰。

综合考虑脉冲宽度控制电路、锯齿波发生器和比较器电路、计数器及RS232输出电路的综合效果，各路信号输出逻辑关系仿真结果如图8所示。

为了观察 RS232输出效果，节选 10ms～11.5ms的仿真波形，10ms～11ms是一个完整采样周期，完成一次调宽波输出，V＿sw＋(比模拟输入信号Ftk延迟1μs)用于控制H桥电路加矩；Out1正相通道输出 1MHz的填充脉冲。RS232输出10ms计数器CNT1和CNT2的值。通过上位机测试软件可以组合成不同时间周期的陀螺输出数据。

4 测试结果

基于FPGA的陀螺二元脉冲调宽力反馈回路开环频率特性实测数据如图9所示，截止频率为1Hz，幅值稳定裕度为 27dB，相位稳定裕度为74°。

为验证基于FPGA的脉冲计数二元调宽力反馈电路的检测精度，用该电路连接陀螺进行测试，测试时间约为9600s，陀螺敏感的地速分量约为11.5(°)／h。陀螺漂移测试曲线如图10所示。图10(a)为每秒钟数据曲线，图10(b)为每60个数做均值，即每分钟均值数据曲线。脉冲计数检测陀螺漂移均值及标准差如表1所示。

表1 用脉冲计数检测陀螺漂移均值及标准差Table 1 Gyro drift rate's mean and standard deviation tested by pulse count

用原方案即在加矩电路中串入精密电阻，经RC滤波后，由高精度的数字电压表采集电压间接得到电流，试验条件同上，数字电压表检测陀螺漂移测试曲线如图11所示。图11(a)为每秒钟数据曲线，图11(b)为每分钟均值数据曲线。数字电压表检测陀螺漂移均值及标准差如表2所示。

表2 数字电压表检测陀螺漂移均值及标准差Table 2 Gyro drift rate's mean and standard deviation tested by DVM

将两组测试数据进行对比发现，基于FPGA脉冲计数力反馈电路每分钟的测量精度比用数字电压检测的高1.2倍，但是每秒钟数据的标准差相差一个数量级。分析原因：1)用脉冲计数检测每分钟均值，由于数据是连续的，相当于在1min内对数据进行了积分平滑，且脉冲计数检测是在电路板内完成，减少了受干扰的环节。2)用数字电压表采集精密电阻上的电压是经过RC滤波的，噪声被大大削弱，而脉冲计数检测没有经过滤波。为了验证这一效果，将脉冲计数的数据进行频谱分析，发现输出信号中存在丰富的噪声和扰动信号。参考RC低通滤波器特性，设计参数相同的数字滤波器，脉冲计数检测的陀螺漂移进行数字滤波后结果如图12和表3所示。

由上述数据可知，采用滤波后，基于FPGA脉冲计数力反馈电路测量陀螺漂移的秒数据标准差有所减小，比用数字电压表检测的略低。由此证明基于FPGA脉冲计数力反馈电路满足预期设计要求，且该方案的测试精度略高于数字电压表检测方式的精度。此外，通过试验发现，陀螺漂移数据的噪声还是比较丰富的，如何降低测试系统噪声、尽量避免信号间的干扰、完善陀螺电磁兼容设计是下一步研究方向。

5 结论

本文设计了基于FPGA脉冲计数力反馈电路，测试结果表明在同样的试验条件下，该电路的测试精度略优于目前使用的数字电压表检测方式，脉冲计数的测试方法可行，且提高了测试精度。该方案可独立完成测试而不依赖于其他辅助测试仪器精度，因此可以在空间局限等特殊场合下完成高精度测试。二元脉冲调宽电路采用数字化FPGA方案，针对不同测试要求，可以较灵活地改变脉冲计数分辨率，并组成不同采样时间的输出，使陀螺漂移数据处理和分析手段更加丰富方便。二元脉冲调宽力反馈回路的带宽可以做到20Hz以上，为后续辨识陀螺高阶误差系数试验奠定了测试基础。此外，可根据需要进一步优化包含陀螺在内的系统电磁兼容设计。

[1] 陆元九.惯性器件(下)[M].北京:中国宇航出版社，1993. LU Yuan⁃jiu.Inertial devices(2nd)[M].Beijing:China Aerospace Press，1993.

[2] 是德科技.34401A数字万用表数据手册[EB／OL]. http:／／www.doc88.com／p⁃0731491414453.html，2003. Keysight Technologies.Data sheet of 34401A Digital mul⁃timeter[EB／OL].http:／／www.doc88.com／p⁃073149141 4453.html，2003.

[3] 王广雄.控制系统设计[M].北京:中国宇航出版社，1992. WANG Guang⁃xiong.Control system design[M].Beijing: China Aerospace Press，1992.

[4] 褚振勇，翁木云.FPGA设计及应用[M].西安:西安电子科技大学出版社，2002. ZHU Zhen⁃yong，WENG Mu⁃yun.Design and application of FPGA[M].Xi'an:Xidian University Press，2002.

[5] 周润景，苏梁碧.基于QuartusII的FPGA／CPLD数字系统设计实例[M].北京:电子工业出版社，2013. ZHOU Run⁃jing，SU Liang⁃bi.FPGA／CPLD digital system design examples based on QuartusII[M].Beijing:Electronics Industry Press，2013.

[6] Tim Williams.电路设计技术与技巧(第二版)[M].北京:[7] 电子工业出版社，2007. Tim Williams.The circuit designer's companion(2nd)[M]. Beijing:Electronics Industry Press，2007.

[7] Sergio Franco.基于运算放大器和模拟集成电路的电路设计[M].西安:西安交通大学出版社，2004. Sergio Franco.Design with operational amplifiers and ana⁃log integrated circuits[M].Xi'an:Xi'an Jiaotong University Press，2004.

[8] 唐博，李锦明，李士照.基于FPGA的激光陀螺信号高速精确解调系统[J].电子应用技术，2013，39(3): 74⁃76＋79. TANG Bo，LI Jin⁃ming，LI Shi⁃zhao.Laser gyroscope sig⁃nal demodulate system based on FPGA[J].Electronic Ap⁃plication Technology，2013，39(3):74⁃76＋79.

[9] 田晓春，李杰，范玉宝.基于FPGA的MEMS陀螺仪SAR150实时数据库采集系统设计[J].计算机测量与控制，2012，20(11):3107⁃3109＋3112. TIAN Xiao⁃chun，LI Jie，FAN Yu⁃bao.Design of real⁃time data acquisition system for MEMS gyroscope SAR150 based on FPGA[J].Computer Measurement＆Control，2012，20(11):3107⁃3109＋3112.

[10] 毛奔，高仁伟，徐克兵.一种动力调谐陀螺脉冲力反馈及脉冲计数系统设计[J].现代电子技术，2008，31 (9):189⁃190＋193. MAO Ben，GAO Ren⁃wei，XU Ke⁃bing.Design of dy⁃namically tuned gyro digital rebalance and pulse counter system[J].Modern Electronics Technique，2008，31(9): 189⁃190＋193.

A Binary Width⁃demodulated Pulse Rebalance Loop Based on FPGA

WANG Yong⁃tong，ZHU Zhi⁃gang，ZHANG Pei⁃han，WANG Long
(Beijing Institute of Aerospace Control Devices，Beijing 100039)

A kind of binary width⁃demodulated pulse rebalance loop employed in single⁃degree⁃of⁃freedom rate⁃in⁃tegrating gyro test was implemented in this paper.The detail of design procedure was discussed，meanwhile，the simula⁃tions and test data were analyzed.The data indicate that the rebalance loop，which achieves test and evaluation without any other auxiliary apparatus，is more slightly precise than the DMV test based on the same condition.And what's more，the re⁃balance loop based on FPGA，which could provide higher resolution and sample frequency，is in high availability applica⁃tions.

single⁃degree⁃of⁃freedom rate⁃integrating gyro;torquer feedback test;binary width⁃modulated pulse re⁃balance loop;FPGA

U<666.1 文献标志码：A class="emphasis_bold">666.1 文献标志码：A 文章编号：1674⁃5558(2017)02⁃01255666.1 文献标志码：A

1674⁃5558(2017)02⁃01255

A 文章编号：1674⁃5558(2017)02⁃01255

10.3969／j.issn.1674⁃5558.2017.02.013

王永彤，女，高级工程师，研究方向为导航、制导与控制。

2016⁃03⁃18