面向数字逻辑与计算机组成原理衔接的实践环节

2017-02-27冯国富马玉奇易丛琴董立夫

计算机教育 2017年2期

关键词：原理图时序计算机专业

冯国富,马玉奇,易丛琴,董立夫

（上海海洋大学信息学院，上海 201306）

面向数字逻辑与计算机组成原理衔接的实践环节

冯国富,马玉奇,易丛琴,董立夫

（上海海洋大学信息学院，上海 201306）

针对计算机专业教学中数字逻辑与计算机组成原理课程教学内容无显式衔接、传统实验手段滞后等问题，提出一种面向数字逻辑与计算机组成原理有效衔接的实践环节。实践环节以EDA原理图设计为实验方法，充分结合数字逻辑课程的核心知识，实现具备计算机处理器特征的原型设计，并将实验环节显式地划分为手动时序控制与自动时序控制两个实验阶段，使学生在数字逻辑课程的基础上理解与感受计算机的运行机制。教学实践表明，该实践环节不仅使学生有效地掌握数字逻辑电路基础知识，并为进一步学习计算机组成原理打下良好基础。

数字逻辑；处理器；计算机组成原理；EDA原理图

0 引言

目前国内高校计算机专业硬件类主干课程从低到高依次为数字逻辑、计算机组成原理和计算机体系结构[1]，而数字逻辑作为此系列课程的先导课程[2]，在整个计算机专业知识体系中具有重要作用，与计算机组成原理课程有很强的衔接性。计算机组成原理课程着眼于计算机的逻辑结构，数字逻辑课程侧重于电子实现，此两门课程间有必然的联系，尤其是在数据通路和时序控制的概念上[3]。

对于计算机专业学生，数字逻辑实验内容的设计不仅要以数字逻辑理论教学内容为基础[4]，更应该充分考虑与计算机硬件结构的衔接[56]。目前，虽然这两门课程在计算机专业知识体系中相辅相成，但在实际的理论教学上衔接度很低，甚至许多计算机专业学生认识不到两门课程间的关系。传统数字逻辑实践环节仅作为理论课的简单扩展，实践内容多为计数器、加法器等孤立知识点，缺乏对计算机组成原理内容与思想的体现，且在教学中得不到足够重视，在成绩中只占10%～20%的比例[7]，加之传统手工实验方式使用效率较低[8]，使这两门课程在实验教学上很难取得实质性的衔接。

1 实践内容设计

作为数字逻辑课程向计算机组成原理过渡的实践环节，实践内容应以计算机硬件结构为框架，即包括输入/输出设备、运算器、存储器、控制器及总线结构[9]。笔者提出的实践环节分10个实验，覆盖数字逻辑课程中的核心教学内容，包括编码器、译码器、加法器、寄存器、分频器、计数器等，实现具有计算机硬件结构五大部件特征的原型设计，从而实现具有计算机处理器特征的原型系统设计。该系统可以手动控制，也可由控制器自动控制。实践环节总体图见图1。

实践内容完全基于数字逻辑课程的核心知识，通过显式引入数据总线、自定义组合控制电路及控制总线，融合各个核心知识，最终构建一个具有处理器特征的原型系统。同时，借以数据总线与自定义组合控制电路分别强调数据通路与时序控制这两个重要概念。该原型系统采用模块化[10]设计方法，其中，输入模块包括二路输入装置（八位拨码开关和八位按键），输出显示模块包括数码管显示和LED灯；加法器对寄存器1与寄存器2的数据进行加法运算，并将相加的结果存入寄存器3；控制器由分频器、计数器及译码器组成，并通过组合控制电路为系统提供时序控制。

图1 实践环节总体图

2 核心环节分析

在模块化设计的同时，实践环节着重引入手动时序控制和自动时序控制两个核心环节，帮助学生有效理解计算机的工作原理。

2.1 手动时序控制环节

所谓手动时序控制，即学生借助键盘或其他设备等，手动操控实现系统运行，使学生能够清晰地看到系统的运行过程。

由实践环节总体图可知，要实现手动时序控制，需引入三态缓冲门控制各模块与四位数据总线的通断状态。在此采用矩阵键盘按键1、按键2、按键3及按键Enter，分别产生控制信号OE0～OE6，控制三态缓冲门的通断及寄存器。其中OE0为第一路输入的三态缓冲门控制信号，OE1为第二路输入的三态缓冲门控制信号，OE2为寄存器1的三态缓冲门控制信号，OE3为寄存器2的三态缓冲门控制信号，OE4为寄存器1控制信号，OE5为寄存器2控制信号，OE6为控制输出运算器结果的三态缓冲门控制信号。为了方便手动操作，在此环节不对运算器的结果进行寄存。具体操作见表1。

表1 手动时序控制的具体操作

2.2 自动时序控制环节

控制器是实现系统自动运行的主要机制[11]，自动时序控制环节也是本次实践的重点和难点。自动时序控制器具体分为4个子模块：一是分频器；二是3位二进制加法计数器；三是3线—8线译码器；四是自定义组合控制电路。控制器功能图如图2所示。

图2 控制器功能图

首先，使用分频器实现对时钟信号的分频（使用HDL语言设计），产生低频信号；其次，基于D触发器设计3位二进制加法计数器，实现对分频信号的计数；译码器对计数器的3位数据进行译码输出I0～I7，产生8个时钟状态；最后，通过自定义组合控制电路，对这8个时钟状态进行分配，产生控制信号OE0～OE7，其中OE7为寄存器3的控制信号。自定义组合控制电路的真值表见表2。

3 实验方法选择

通常在传统数字逻辑实验教学中，学生使用标准IC，利用自底向上的设计思路，在面包板上接线操作。学生通过实验掌握典型芯片的基本特性和主要应用，同时一定程度上锻炼动手能力和逻辑分析能力。但由于各器件之间需要许多连线，一旦改变设计方案，不但需要更换器件，还需要重新进行大量的连线操作，学生在实验过程中有相当一部分精力花费在连线、查错等琐事上[12]，导致实验枯燥、乏味，降低学生的学习兴趣。

基于HDL语言（硬件描述语言）设计的数字逻辑实验教学，利用自顶向下的设计思路[13]，实验内容以编程为主。直接利用HDL语言实现功能模块的描述与连接，提高了实验成功率。然而计算机专业的学生往往重视软件忽略硬件，把HDL语言看成普通的计算机高级语言，不能建立起对硬件电路的直观认识，同时基于HDL语言的实验方式也不能很好地体现时序等概念。

此外，传统实验教学由于接线错综复杂，很难实现数据通路的设计，而基于硬件描述语言的实验教学通过语言描述线路连接，也不能显式地体现数据通路。