LVDS显示技术在某一体化计算机工程中的应用

2016-12-31孙懿江苏自动化研究所

数码世界 2016年5期

关键词：线缆差分传输

孙懿江苏自动化研究所

孙懿
江苏自动化研究所

摘要：文章以某一体化计算机的研究为例，对该一体化计算机中的LVDS原理、组成选型、产品设计、调试过程进行了描述，对设计中注意点进行了总结，并对调试中的一些故障进行了分析，提供了LVDS显示技术在实际工程应用的参考。

关键字：LVDS显示 PCB设计线缆设计故障分析

LVDS（低压差分信号）技术是在20世纪90年代后期出现的数据传输接口技术，采用非常低的电压摆幅（约350mV）高速差动传输数据。LVDS技术使得信号能够在差分PCB线对或平衡电缆上以几百Mb／s的速率传输，具有速率高、功耗低、噪声小、可靠稳定等优点。随着计算机显示技术的发展，显示质量越来越好，相对应的，对显示信号的传输速度、传输质量等方面的要求也不断提高，LVDS技术的这些优点非常适用于计算机的显示。因此，在设计某一体化计算机时，考虑采用具有众多优点的LVDS显示技术。

1　LVDS的原理

LVDS其传输线路一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。差分信号发送器将非平衡传输的TTL信号转换成平衡传输的LVDS信号。差分信号接收器将平衡传输的LVDS信号转换成非平衡传输的TTL信号。差分信号互联器包括联接线（电缆以及PCB走线），终端匹配电阻。

2　某一体化计算机中LVDS显示电路的设计原理

根据LVDS的传输线路组成，某一体化计算机中显示电路应由LVDS信号输出、LVDS信号传输、LVDS信号接收三部分组成。在选择LVDS输出电路时，应注意LVDS输出接口的选择。LVDS输出接口也分为以下四种类型：1）单路6位LVDS输出接口，RGB信号均采用6位数据，共18位RGB数据；2）双路6位LVDS输出接口，采用双路方式传输，RGB信号采用6位数据，其中奇路数据为18位，偶路数据为18位，共36位RGB数据；3）单路8位TTL输出接口。这种接口电路中，采用单路方式传输，RGB信号采用8位数据，共24位RGB数据；4）双路8位lTL输出位接口。这种接口电路中，采用双路方式传输，RGB信号采用8位数据，其中奇路数据为24位，偶路数据为24位，共48位RGB数据。考虑到实际使用，单路6位LVDS接口就可以满足。而单路6位LVDS接口需要四对差分线来通讯，三对差分线是数据传输，一对差分线用于时钟信号传输。因此，选择了一款支持单路6位LVDS显示输出的COMExpress模块作为LvDS显示的信号输出端，选择一款支持单路6位LVDS的LCD液晶显示屏作为LVDS信号接收端。

3　一体化计算机中LVDS显示的实现

一体化计算机中的LVDS显示发送端及接收端选型好之后，还需要考虑好LVDS信号传输的设计，以确保信号质量。

3.1 计算机背板PCB设计

从COM Express模块引出的信号不能从COM Express接口直接传输到液晶屏上，这需要计算机背板的转接，在背板PCB设计时要考虑好高速LVDS信号的走线，主要有以下几点需要注意：1）LVDS信号的匹配阻抗通常为100D．-q：10%；2）保证差分线平行等距，一般是将差分线对长度误差限制，尽量使用同层内的差分；3）LVDS差分对走线应尽可地短而直，避免过孔和大于90。的转向；4）LVDS信号要远离其它信号。其他信号最好分层布线，若必须使用同一层走线，距离应大于3～5倍差分线间距；5）不同差分线对间的间距至少应大于3～5倍差分线间距。

3.2 传输线缆的设计

从计算机背板到显示屏之间，需要设计有传输线缆。在设计传输线缆的时候，为确保信号质量，应该注意以下几点：1）信号传输线缆应双绞、等长；2）要做好线缆的屏蔽，屏蔽层要接地；3）信号线缆要注意避开其他信号线，尤其是电源线缆，防止造成干扰；4）选用的连接器务必要压接可靠，采用的接触件一般为铜材质以保证信号质量。

4　调试及故障分析

一体化计算机按照上述设计方案进行了生产，在首次测试时，发现显示屏上没有显示，经检查，LVDS信号线路连接正确，在调试板上测试COMExpress模块，显示正常，但在查看BIOS设置时，发现可以设置主模块的输出为单路6位LVDS输出，或是单路8位LVDS输出，默认的是单路8位输出，与液晶屏的输入接口不符，导致没有显示。调整为单路6位输出后，显示正常。在后续一体化计算机的调试、试验中，发生过一些显示故障，总结起来，主要有黑屏、抖屏、缺色现象。通过更换模块的方式进行排查，排除了线缆、液晶显示器的问题，定位是LVDS显示输出异常。然后在发生故障时，测量了故障模块的LVDS信号输出波形，通过对比工作正常时的波形，发现主要是时钟信号波形异常。

根据LVDS信号的通信原理，在LVDS显示工作正常时，时钟信号的摆幅应满足图7的要求，即LVDS时钟信号的TXCLK+ 与TXCLK．差分信号对的差值在250mV～450mV时，判断为逻辑“1”，差值大于．250mVlj'-J～．450mV，判断为逻辑“0”，而且同时必须满足峰峰值的要求，在差值最小的250mV时，峰峰值最小应满足500mV，在差值最大的450mV时，最大峰峰值为900mV。

根据故障时的时钟信号波形与要求对比，可以清晰地判断出故障的波形不满足图3中的LVDS时钟信号的要求，从而造成LVDS显示无法正常工作，解释了故障机理，下一步则需要对输出LVDS显示的模块进行进一步的故障分析。