一种基于ADF4108的高频信号发生器设计

李 鹏，辛云宏

(陕西师范大学 物理学与信息技术学院，陕西 西安 710119)



一种基于ADF4108的高频信号发生器设计

李 鹏，辛云宏

(陕西师范大学 物理学与信息技术学院，陕西 西安 710119)

为适应对不同GHz高频信号的需求，设计了输出信号频率可在一定范围变化的GHz高频信号发生器。该系统以美国ADI公司生产的锁相集成芯片ADF4108为核心器件，选取MAXIM公司的MAX2750器件为压控振荡器，以单片机系统为控制单元，由此组成了一个频率可预置的GHz高频信号源，其信号的输出范围为2.4～2.5 GHz。信号输出频率范围、锁定时间、相位噪声以及相位裕度等指标均达到了设计目标。

频率合成；锁相环；压控振荡器；相位噪声

频率合成技术是一种专门针对高频信号的产生形成的一种频率合成方法，随着技术的不断提高，频率合成技术的指标参数也有较大进步[1]，例如相位噪声较低、输出频率范围大、杂散抑制和谐波抑制较好、频率转化时间较快、频率分辨率较高等[2]。这些参数指标的提高，使得频率合成技术的应用更加广泛。

频率合成技术中的一个重要部分是降低噪声，相位噪声是指系统在各种噪声作用下引起的系统输出信号相位随机变化[3]。其是衡量频率标准源频稳质量的重要指标，随着频标源性能的不断改善，相应噪声越来越小，因而对相位噪声谱的测量要求也越来越高。相位噪声也是对信号时序变化的另一种测量方式，其结果在频率域内显示。相位噪声已成为限制电路系统的主要因素[4]。低相位噪声对提高电路系统性能具有重要作用。

1 锁相式频率合成器原理

锁相式频率合成技术的主要实现方式就是通过锁相环路实现对频率的合成。锁相环频率合成器实际上是一个能够跟踪输入信号相位的闭环控制系统。它主要由鉴相器(Phase Detector)、环路滤波器(Loop Filter)、压控振荡器(Voltage Controlled Oscillator)和分频器(Divider)4部分组成[5]，其构成如图1所示。鉴相器用于判断锁相环所输出的时钟信号和接收信号中的时钟相差幅度。环路滤波器用于对鉴相器的输出信号进行滤波和平滑，大多数情况下是一个低通滤波器，用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。压控振荡器的输出频率正比于环路滤波器上的控制电压，最终使参考时钟与分频器的输出信号同频同相，即压控振荡器的输出信号频率为参考时钟频率的N倍[6]。可调相/调频的时钟发生器用于根据鉴相器所输出的信号适当地调节锁相环以及内部时钟输出信号的频率或相位，使得锁相环完成上述固定相差功能。

图1 锁相环(PLL)结构框图

2 高频信号发生器电路系统

首先，要明确PLL电路各框图的增益/相位-频率特性，即传输特性，以及从未施加负反馈的PLL电路的整体传输特性，即开环特性[7-8]。锁相环电路结构如图2所示。

图2 锁相环的电路结构

鉴相器是将输入信号的相位θi与分频器输出信号的相位θp进行比较，并输出电压vd。若鉴相器的增益为Kd，那么有

vd=Kd(θi-θo)

(1)

其中，Kd的单位是V/rad。

鉴相器的输出信号中含有相位比较频率中的纹波。另外，为得到VCO输出的寄生成份小而优质的信号需要纹波小的输入直流信号[9-10]。因此，压控振荡器VCO前面要接入称为环路滤波器的低通滤波器。

若该环路滤波器[11]的传输特性为F(s)，则器输出电压，即压控振荡器VCO的输入电压vc为

vc=F(s)vd

(2)

由于VCO输出的振荡频率与输入直流电压成比例，因此输出频率fv为

fv=Kvvd

(3)

这时压控振荡器VCO增益Kv的单位为rad/s。

3 锁相环路的相位噪声

3.1 锁相环路系统整体的相位噪声分析

锁相环主要由分频器、鉴相器和压控振荡器组成，它们自身都不同程度的会将噪声引入到锁相环系统电路中。因此，借助锁相环路PLL的线性相位模型来研究系统的相位噪声[12]，如图3所示。

图3 PLL合成器中压控振荡器的噪声源

假设噪声被约束在基准振荡器和压控振荡器VCO内[13]。在锁相环路中的每个单元都会产生噪声，但在高性能合成器中，振荡器噪声应该占主导地位，任何一个锁相环路PLL的噪声性能都不会比单独的振荡器噪声性能优。图3中，锁相环路PLL在反馈通路中有一个1/N的分频器[8]。压控振荡器、鉴相器、环路滤波器及分频器所有这些单元都假设是理想的。相位噪声可以被看作是由每个跟在振荡器后面的假想的相位调制器从外面加入的[14-15]。位于比较频率fc上的基准源的相位为θc，在这个相位上再加上谱密度Wφc(f)rad/s·Hz的相位噪声φc。加到PD上的信号相位θi=θc+φc。

工作在频率fo上的压控振荡器VCO的输出相位θo=θi+φo，其中,φ0是以谱密度为Wφo(f)的相位噪声调制;θv是由压控振荡器VCO的控制电压建立的。加到PD上的反馈相位θfb为θo/N。相位误差是θe=θi-θfb，而压控振荡器VCO的相位为θv=θeKdKoF(s)/s。

在使用有关公式做处理后，可以找出压控振荡器VCO有噪声是的相位输出为[16]

(4)

其中

(5)

因此，θo的相位噪声谱密度为

Wφ0(f)=|H(f)|2Wφc(f)+E(f)|2Wφo(f)

(6)

一个在反馈通路中存在分频器的锁相环PLL行为相当于一个倍频器[17]，与所有的倍频器相同，这样一个锁相环PLL将输入端上的相位噪声放大了N倍。然而，N的一个大值对输出相位噪声是有害的。

3.2 降低锁相环路相位噪声的方法

在实际工程中，控制相位噪声应从以下几个方面入手：

(1)晶体的相位噪声和倍频的相位噪声要高于具体指标，因为倍频高时，倍频次数的减小有利于减小整体系统的相位噪声；

(2)一般10 kHz以下的相位噪声主要是改善压控振荡器VCO环内相位噪声的，在进行环路滤波器和主要的射频电路时，尽量采用小封装电阻，而且在设计衰减电路时，尽可能的采用π型电路，因为，每在主要射频电路中增加一个电阻就会带来一些相位噪声的恶化；

(3)锁相环路PLL对电路的设计敏感，因此，在布PCB板时，电源要远离锁相环PLL的主要电路，同时要注意滤波；

(4)采用高灵敏度的鉴相器有助于减小鉴相器PD和压控振荡器VCO之间的电路的相位噪声对系统整体的的影响因此，在选择时，选用具有较大Kφ的鉴相器和具有较小KVCO的压控振荡器VCO；

(5)在设计压控振荡器VCO的设计时，要注意选用低闪烁噪声的震荡管及变容二极管。

4 系统硬件电路图及仿真图

根据上述分析设计出硬件电路图，采用Protel2004进行绘制，具体如图4所示。

图4 系统整体硬件电路图

ADF4108是美国ADI公司生产的一款高性能锁相频率合成芯片，芯片内部包含有24位输入寄存器，14位R计数器，R计数锁存器，功能锁存器，A、B计数锁存器，鉴频鉴相器，环路检测，电荷泵，电流设置1，电流设置2，前置分频器P/(P+1)，13位B计数器，6位A计数器和多路复用器等电路组成。

MAX2750 芯片内部包含有振荡器核心电路、缓冲放大器、偏置电路、变容二极管和电感所组成的谐振回路，芯片输出连缓冲输出的直接连接。调谐电压范围是0.4～2.4 V。MAX2750芯片的输出频率接到混频器。此外VCO输出频率范围为 2.4～2.5 GHz，对于设计的要求刚好符合控制部分为单片机STC12C4052AD，设计采用台湾宏晶公司的STC12C4052AD单片机对锁相环芯片进行控制，将频率控制字送入ADF4108。整个控制模块主要分为硬件电路和软件控制程序设计。

THS4302是美国德州仪器公司推出的新型固定增益放大器，它具有低失真、高斜率、低噪声和超过2 GHz的增益带宽积。THS4302作为运放，在100 MHz频率输入时，可驱动100 Ω负载,其三阶输出截取点(OIP3)可高达46 dBm，这和以前的相同固定电压增益的运算放大器相比，具有更佳的线性增益变化及更低的功耗。

通过利用美国ADI公司专门推出的辅助仿真软件ADIsimPLL仿真系统噪声[14]如图5所示。

锁相环芯片 ADF4108 作为系统的主控芯片，它引起的噪声可表示为

Phase noise=-219+10log(fPFD)+20logN

(7)

其中,鉴相频率是 4 MHz，N分频比是 600，那么计算出锁相环芯片 ADF4108 引起的相位噪声约是-97.4 dBc/Hz@1kHz，初步估计偏移频率 5 MHz 的相位噪声满足设计要求，只需控制好高稳定的参考源晶振的相位噪声和 VCO 相位噪声即可实现系统设计目标。

图5表明了系统噪声各部分的组成，包括环路滤波器、锁相环芯片、VCO、参考源4部分噪声。从图中可以直观的看出系统总体噪声在<110 dBc/Hz@5 MHz以下，符合设计目标。

图6为频率切换时间的仿真结果，从图中可以看出，频率转换到下一个频点稳定状态的切换时间位2 μs，切换时间较短，满足设计要求。

图5 相位噪声仿真图

图6 频率切换时间的仿真图

5 结束语

通过进行基于ADF4108频率合成器芯片对GHz的锁相频率合成器的成功设计，加上理论设计指导，减轻了设计过程中繁重的计算量，始终能将设计目的和设计过程有效地结合，有助于简捷快速地设计出符合要求的频率合成器。在设计过程中，先进行前期的理论分析指导，对实际的设计工作将有较大帮助，成功实现了2.4 GHz频率的输出。利用Protel 2004进行了电路原理图的设计，并用单片机STC12C4052AD控制输出频率，ADF4108输出控制信号，然后使MAX2750输出设定频率的信号，再用THS4302对输出信号进行放大。最终，完成2.4～2.5 GHz 频率合成器的制作。

[1] 黄智伟.锁相环与频率合成器电路设计[M].西安:西安电子科技大学出版社,2008.

[2] 赵宏飞. 4～8GHz 宽带 DDS 锁相扫频源的研制[D].成都:电子科技大学,2002.

[3] Pang X D. Centralized optical-frequency-comb-based RF carrier generator for DWDM fiber-wireless access systems[J].Science,2014(30):2191-2198.

[4] 冯新宇,车向前. 射频电路设计与仿真[M].北京:电子工业版社,2010.

[5] 张建斌.频率合成新技术及其应用[J].江苏技术师范学院学报,2003,9(2):18-23.

[6] 蒲晓婷. 全数字锁相环的设计与分析[J]. 现代电子技术,2008,31(4):170-178.

[7] Indirayanti P. A mm-precise 60 GHz Transmitter in 40 nm CMOS for discrete-carrier indoor localization[J].Web of Science,2015(50):1-14.

[8] 屈强,曾烈光.一种用于高速锁相环的零死区鉴频鉴相器[J].微计算机信息,2006,22(24):235-237.

[9] 尔龙.用于频率合成器的电荷泵和滤波器设计 [D].天津:天津大学,2007.

[10] 李子扬.用于频率合成器的电荷泵锁相环设计:[D].北京:北京交通大学,2009.

[11] 石春燕.射频锁相环频率合成器的分析与设计[D].南京：河海大学,2006.

[12] Cheng Kuohsing,Yao Tsehua, Jiang Shuyu ,et al. A difference detector PFD for low jitter PLL[C].Nanjing:The 8th IEEE International Conference,2001.

[13] 刘光辉.并行DDS 线性调频频率源的研制[D].成都：电子科技大学,2005.

[14] 张厥盛,曹丽娜.锁相与频率合成技术[M].成都: 电子科技大学出版社,1995.

[15] 黄智伟.锁相环与频率合成器电路设计[M].西安:西安电子科技大学出版社,2008.

[16] Li Yongke. The design of wide BW frequency synthesizer based on the DDS&PLL hybrid method[J].IEEE Electronic Measurement & Instruments,2009(2):689-692.

The Design of High Frequency Signal Generator Based on ADF4108

LI Peng，XIN Yunhong

(School of Physics & Information Technology, Shaanxi Normal University, Xi’an 710119, China)

With the development of modern communication, radar and electronic countermeasure, frequency synthesis source—GHz frequency increasingly plays an important role in the entire electronic system. In order to fit the requirements of different signals of GHz frequency, the generator for signals of GHz frequency is designed according to the output signal frequency with a certain range. This system chooses phase lock chip ADF4108 as the core component produced by ADI Company and MAX2750 as voltage-controlled oscillator produced by MAXIM Company, regarding the single-chip system as the control unit, so that the signal source of GHz frequency is formed with a preset frequency. Its output signal range is 2.4～2.5 GHz. The output frequency range, frequency synthesizer lock time, phase noise and phase margin and other indicators have reached the design objective.

frequency synthesis;phase-locked loop;voltage-controlled oscillator;phase noise

10.16180/j.cnki.issn1007-7820.2016.12.002

2016- 03- 05

国家自然科学基金资助项目(11574192)；中央高校基础研究基金资助项目(GK201301009)

李鹏(1990-)，男，硕士研究生。研究方向：射频信号。辛云宏 (1967-)，男，教授。研究方向：微弱信号处理。

TN74

A

1007-7820(2016)12-005-04