面向电池管理系统的FM30C256应用设计

余仕侠,段佳委,王旭

(1.安徽江淮汽车股份有限公司,安徽合肥 230022；2.中国汽车技术研究中心,天津 300300)



面向电池管理系统的FM30C256应用设计

余仕侠1,段佳委1,王旭2

(1.安徽江淮汽车股份有限公司,安徽合肥 230022；2.中国汽车技术研究中心,天津 300300)

摘要：铁电存储器FM30C256的非易失性数据存储器、实时时钟等功能增强了电池管理系统的可靠性。完成了FM30C256在电池管理系统中的应用设计，包括硬件设计和软件设计。在硬件设计中，完成了FM30C256外围电路的设计，主控芯片选用MC9S12DG128；在软件设计中，完成了数据存取和读取程序设计、实时时钟配置和读取程序设计。

关键词：电池管理系统；铁电存储器；应用设计

0引言

电池管理系统(Battery Management System，BMS)是电动汽车中保护电池安全工作的核心设备，其主要功能包括电池数据采集、故障诊断、剩余电量(State of Charge，SOC)估算等。在SOC估算功能中，开始SOC估算之前，需要将上一次估算得到的SOC值作为此次SOC估算的初值，为了保证在系统上电或重启后，依然能够获取上一次估算的初值，BMS需要实时地将SOC的值存储起来，并且保证数据在系统掉电后不丢失[1]。同时，BMS运行在复杂的汽车环境中，可能会出现工作异常的情况，为了能够在电动汽车出现故障后容易找到故障的时间和原因等信息，BMS需要将电池的工作状态信息存储起来，并且在对电动汽车检修时，读取最后一次存储的电池工作状态信息，通过分析这些信息找出故障原因。与SOC的存储形式一样，电池工作状态信息的存储也必须保证在系统断电后数据不丢失，同时由于电池信息量较大，因此存储设备还需足够的存储容量[2]。文中选用铁电存储器FM30C256作为系统外扩数据存储器。

1硬件电路设计

1.1FM30C256简介

FM30C256是256 kb的数据存储器，包括非易失性内存、实时时钟、CPU监控和系统篡改检测等功能。非易失性RAM是基于FRAM(Ferromagnetic Random Access Memory，铁电存储)技术，并且掉电后数据可以保存10年不丢失，相对于电池后备方式，它是真正的非易失性存储器。同时FRAM在写操作时具有无延迟的总线速率，并且擦写次数超过10亿次。实时时钟以BCD码的形式提供时间及日期信息。

1.2FM30C256硬件设计

存储模块的原理图如图1所示。

FM30C256使用内置集成电路总线(Inter-Integrated Circuit，IIC)进行数据传输，A0、A1和A2是器件的地址选择引脚，文中将A2～A0这3个引脚接地[3]。RSM2008是32.768 kHz的晶振，为存储器内部实时时钟模块提供振荡频率。为了保证FM30C256在系统断电后内部时钟模块也能够精确计时，还需为VBAK端提供预备电源。预备电源通常采用纽扣电池和超级电容2种方案，由于超级电容是可充电的电源，使用方便且无须更换，因此文中选用超级电容作为FM30C256的预备电源。C3是5.5 V/1 F的超级电容，R6和R7为分压电阻，阻值分别选择为270 Ω和470 Ω。D1为反向电流极小的二极管，防止超级电容漏电。

文中的主控芯片选用Freescale半导体公司的微控制器MC9S12DG128。

2程序设计与实现

2.1IIC总线协议简介

IIC总线是Philips公司设计的一款高效的两线制串行数据总线，全称为芯片间总线，其总线标准的传输速率为100 kb/s，最高可以达到400 kb/s，且具有规范完整、结构独立、使用简单和支持多主控等特点。在同一个IIC总线上有多个主机设备时，为了避免多个主机设备试图同时启动IIC总线传送数据而造成混乱，IIC总线的总线仲裁功能可以决定在某一时刻由哪个主机控制总线。其中开始信号、结束信号和应答信号是IIC总线协议中最重要的部分。

(1)开始信号。在时钟信号(SCL)保持高电平的过程中，数据信号(SDA)由高电平转变为低电平，表示开启IIC总线，开始数据的传输。

(2)结束信号。在时钟信号(SCL)保持高电平的过程

中，数据信号(SDA)由低电平改变为高电平，表示结束IIC总线，终止数据的传输。

(3)应答信号。从机设备在收到8位数据后的1个时钟周期里，会发出低电平作为应答信号，表示数据已接收到。IIC时序图如图2所示。

2.2数据存储与读取程序设计

FM30C256的存储模块在一个存储周期内可以存储单个字节也可以存储多个字节。其内存地址由FM30C256内部锁存器锁存，当前的内存地址就是锁存器中锁存的地址，直到下一次的地址新值被写入之前，当前地址值会一直保留[4]。每次存储数据后，锁存器中的地址值会自动递增，这样就允许连续存储或读取数据而无须重新寻址。单字节存储和多字节存储时序分别如图3和图4所示。

根据数据存储的时序图，可以完成数据存储的程序设计，其程序流程如图5所示。

从图5可以看出：MCU首先在IIC总线空闲时发起开始信号，然后向FM30C256发送从机地址，前7位1010000B为存储模块的地址，最后一位为0，表示写入数据[5]；然后发送数据存放的内存起始地址，选定内存地址后即可发送待存储的数据；在每传送完成一个字节的数据后，FM30C256都会向主机MCU发送一个应答信号，完成所有的数据存储后，主机MCU发送结束信号。

在读取存储器中的数据时，由用户指定读取内存的地址写入地址锁存器中，来读取指定存储中存储的值[6]。与多字节数据存储类似，FM30C256也支持多字节的数据读取，数据读取时序如图6所示。

根据数据读取的时序图，可以完成数据读取的程序设计，其程序流程图如图7所示。

从图7中可以看出：数据读取过程是先发送从机地址，从机地址最后1位为0，表示写入数据，然后发送需要读取数据的内存地址，收到FM30C256的应答信号后重启IIC总线，再发送1次从机地址，从机地址最后1位为1，表示读数据，随后读取到的数据即为存储在该内存地址中的数据。

从图7中可以看出：主机MCU首先在IIC总线空闲时发起开始信号，然后向FM30C256发送从机地址，前7位1101000B为时钟模块的地址，最后1位为0，表示写入数据；然后发送待读取的时钟模块内寄存器地址，然后重启IIC总线，再发送1次从机地址，从机地址最后1位为1，表示读数据，随后读取到的数据即为时钟模块内寄存器的时钟信息[7]。

3结论

文中设计并实现了基于FM30C256的电池管理系统数据存储与实时时钟功能。首先完成了其硬件电路设计，主控芯片选用Freescale系列的MC9S12DG128；然后在IIC协议的基础上完成了FM30C256的数据存储与读取和实时时钟配置与读取的程序设计。

参考文献:

【1】胡秀芝.锂离子电池管理系统的设计[D].北京：北方工业大学,2014.

【2】高宗伟.磷酸铁锂电池管理系统软件设计[D].重庆：重庆大学,2014.

【3】杜中良,张旭辉.铁电存储器 FM31256在多用户多费率电能表中的应用[J].电站系统工程,2005,21(4):61.

【4】廉亚囡,陈彦.FM31256在区域火灾报警控制器中的应用[J].兵工自动化,2006,25(4):77-79.

【5】郑剑翔.FM31xxx铁电存储器及其读写程序[J].电子技术,2004,31(6):50-54.

【6】郑剑翔.基于FRAM铁电存储器的可移动数据采集器[J].电子技术,2004,31(2):7-10.

【7】赵培宇,李其华.FRAM铁电存储器的应用[J].江汉大学学报：社会科学版,2004,32(3):51-54.

Design of FM30C256 Application Based on Battery Management System

YU Shixia1, DUAN Jiawei1， WANG Xu2

(1.JAC Automobile Co., Ltd., Hefei Anhui 230022,China;2.China Automotive Technology & Research Center, Tianjin 300300,China)

Keywords:Battery management system; Ferromagnetic random access memory; Application design

Abstract:The functions of nonvolatile data storage and real-time clock in ferromagnetic random access memory FM30C256, enhance the reliability of the battery management system. The design of FM30C256’s application in the battery management system was finished, including hardware design and software design. In the hardware design, the FM30C256 peripheral circuit design was completed, main control chip is chosen MC9S12DG128. In software design, the program designs of the data storage and reading, the real-time clock configuration and reading were completed.

收稿日期：2016-01-21

作者简介：余仕侠(1981—)，男，硕士研究生，工程师，主要研究方向为汽车总布置研究及整车动力匹配设计。E-mail：jacysx@jac.com.cn。

中图分类号:U461.1

文献标志码：A

文章编号：1674-1986(2016)04-021-04