一种高速背板用高密度数据传输连接器设计*
2016-10-13邵建兴张杰
邵建兴,张杰
(上海航天科工电器研究院有限公司,上海200331)
一种高速背板用高密度数据传输连接器设计*
邵建兴*,张杰
(上海航天科工电器研究院有限公司,上海200331)
从理论设计、仿真分析和产品测试3个方面对一种高速背板用高密度数据传输连接器进行了分析设计。通过对差分信号的特征阻抗、串扰、插入损耗等参数的分析,对连接器的插针接触件、PCB传输线和介质体进行了设计。采用电磁场与电路联合仿真的分析方法,从时域、频域和数据域3个方面对所设计的连接器进行了仿真分析。最后,通过对连接器的信号完整性测试结果表明:连接器的高速性能满足12.5 Gbit/s的高速背板传输性能要求。
高密度;数据传输;连接器;高速背板;信号完整性
随着通信系统中电子设备越来越多,且设备越来越复杂,数据总线、时钟及链路速度均在不断攀升,以满足高速数据互连传输的需要。高速数据传输使脉冲信号的前沿变得越来越陡峭,信号在整个通信链路中的可靠性传输至关重要[1-5]。背板是高速互连系统中的重要部件,其性能的优劣直接关乎整个系统能否正常工作。作为高速背板的“桥梁”与“枢纽”,高速连接器的研究及应用在计算机、雷达、指挥、通讯、航电、宇航等系统中起着极为重要的地位和作用。
高速连接器是二十世纪九十年代发展起来的用于连接和传输高速数字信号的一类新型连接器,其类型主要有ERNI公司的ZD连接器、Tyco公司的VITA连接器、Amphenol公司的LRM系列连接器等(图1)。
目前高速连接器传输速率已经或正在由6.25 Gbit/s向25 Gbit/s甚至40 Gbit/s速率推进,连接器的信号间距也从原来的2.54 mm缩小到1.27 mm甚至是0.5 mm[1-8]。
基于高速背板的应用要求,本文设计了一种高密度数据传输连接器。通过加工实物及产品测试,所设计的连接器满足实际使用要求。
图1 典型高速传输连接器
1 高速连接器设计
高速传输连接器的设计是一项精细复杂的工作,需要涉及信号完整性、机械、材料、力学等诸多理论学科,如图2所示。
图2 高速连接器信号完整性设计
与传统的连接器相比,高速连接器需研究高速数字信号的完整性互连与传输。主要包括阻抗、串扰、信号延时偏差、插入损耗、眼图和误码率等几个方面[4-7]。
1.1设计指标
结合背板的使用要求,连接器的技术指标如下:(1)信号间距:1.35 mm×1.8 mm(插头);1.8 mm×1.8 mm(插座);(2)传输速率:12.5 Gbit/s;(3)差分串扰:≤-30 dB;(4)差分阻抗:(100±10)Ω;(5)差分误码率:≤10-12。
从以上指标要求可见,该连接器具有信号间距小,传输速率高的特点。因此,在整个结构设计中,产品设计的难点在于如何保证高密度下信号的完整性传输。
1.2整体结构设计
高速连接器分为插头和插座两个部分。其中,插头主要由插针接触件、介质基座、PCB晶片组成;插座主要有插针接触件、介质基座两个部分组成。根据实际高速背板的使用要求,连接器的整体结构如图3所示。
图3 连接器结构示意图
1.3插针接触件设计
一般情况下,高速连接器采用单端和差分两种传输线。由于差分对具有功耗低、抗干扰性强、传输距离远等优点,高速连接器多采用差分传输线进行信号传输。本文所采用的接触件为片状接触件(图4)。当插头和插座对接时,通过插座端插针的正向压力以保证信号的可靠连接。
在兼顾连接器机械、环境性能的前提下,连接器的信号接触件选用导电性能良好的铜合金材料,并对其接触区表面采用镀金处理工艺。同时,通过减小接触件表面的粗糙度,以减小连接器在信号传输过程中高频分量的衰减[1]。
图4 插针接触件结构示意图
1.4PCB晶片设计
高速PCB晶片是本连接器的一个关键零件,采用PCB晶片作为传输介质,可以很好的控制传输线的特征阻抗,而差分对具有良好地抗干扰能力,可以提高信号的传输能力。通过采用两种PCB板,形成较为完整的差分线屏蔽结构,可以有效控制差分传输线间的信号串扰(图5)。
从图5可见,通过合理设置差分线的边缘间距,使其在满足特征阻抗指标的前提下,两信号线间的紧耦合可达到增强抗外部干扰的目的。同时,通过在两个差分传输对之间增加防护布线,并采用通孔将防护布线与信号回路“地”相连接,从而可显著增加两个差分对之间的隔离度。需要注意的是,通孔的间距应防止最高传输频率处的信号谐振。
PCB板上的差分传输线特征阻抗可通过微带线的模型,采用Polar Si6000软件来进行计算(图6)。
高速信号在PCB板的损耗主要由导体的趋肤效应、介质损耗、铜箔粗糙度和介质板的波纤效应等因素组成,且这几个因素均与信号的速率相关。当速率达到12.5 Gbit/s时,铜箔粗糙度的影响便不可忽略,高粗糙度铜箔所产生的额外损耗往往会比低粗糙度铜箔显著[1]。因此,在PCB晶片设计过程中,应选用低粗糙度的覆铜板。
图5 PCB晶片结构示意图
图6 PCB差分阻抗计算
1.5介质体设计
在高速连接器的设计过程中,介质材料应选用高速性能稳定(如相对介电常数、介质损耗角正切等)的绝缘材料,以降低高速信号传输的介质损耗。典型的高速连接器用绝缘介质材料有FR4、PPS、LCP、TPX、Rogers等。
本项目介质体结构示意图如图7所示。
该结构具有良好的机械强度和抗振动冲击性能。同时,由于采用高频性能良好的LCP材料,使差分接触件的信号插损较普通材料显著降低,从而可以有效保证高数据速率传输要求。该连接器介质基座的制造难点主要绝缘材料的精密注塑成型技术。
图7 介质体结构示意图
2 高速连接器信号完整性仿真分析
因高速连接器具有结构复杂、形式多样、传输速率高等特点,理论分析方法仅能在连接器设计初期对其性能进行粗略估算,产品的真实性能需通过仿真分析甚至是实测进行验证。高速连接器的仿真分析包括仿真模型构建、模型仿真和结果分析3个部分。其中,模型构建应根据相关软件所用的数值计算方法,对连接器结构进行综合评估,合理忽略连接器中不影响产品高速性能的微小结构或是辅助零件结构,以减小计算机内存的耗用,提高仿真速度,增强仿真的可行性[9-11]。
为了验证所设计的产品结构的高速传输性能指标要求,我们采用Ansoft HFSS和Designer对所设计的连接器分别进行了协同仿真,其仿真示意图和仿真结果如图8~图10所示。
图8 HFSS仿真模型
图9 联合仿真(HFSS&Designer)模型
图10 高速连接器仿真结果
从仿真结果可见,连接器的差分特征阻抗为90 Ω~109.5 Ω;近端串扰为-32 dB(max)@DC~30 GHz;远端串扰为-31.6 dB(max)@DC~30 GHz;眼图满足传输模板要求。因此,高速传输性能满足高速背板典型指标的要求。
3 高速连接器测试
对于高速传输连接器信号完整性测试,必须制作专门的PCB测试板。同时,为了匹配测试设备的射频电缆,需在测试夹具上安装高性能的SMA接口,图11为连接器信号完整性测试图夹具示意图。
通过对连接器的频域(串扰、插入损耗、回波损耗)、时域(特征阻抗、传输延迟)和数据域(眼图、误码率)等指标的测试[12],可实际检验所设计的连接器是否满足设计指标要求。本文采用TDR阻抗测试仪、矢量网络分析仪、误码率测试仪等设备对连接器进行信号完整性测试,测试结果如图12所示。
从图12可见,所设计的高密度数据传输连接器的差分阻抗为90.6 Ω~109 Ω;插入损耗为-3dB@DC~5 GHz;近端串扰为32.24 dB(max)@DC~30 GHz;远端串扰为36.45 dB(max)@DC~30 GHz;误码率小于10-12;传输眼图满足模板要求。
综上所述,连接器测试结果与仿真结果基本一致,性能指标满足高速背板指标要求。
图11 产品及测试夹具
图12 连接器信号完整性测试图
4 结论
本文对高速背板用高密度高速传输连接器进行了设计。通过对连接器插针、PCB晶片以及介质基座的电气、结构及环境性能的设计,成功解决了高密度数据传输连接器的信号完整性、金属插针连续电镀及冲压、介质体的精密成型等关键技术。产品仿真分析与实测结果基本吻合,连接器可满足高速背板的实际使用要求。本文所采用的分析及设计方法对高速传输连接器的研制具有良好的借鉴作用。
[1]Eric Bogatin.Signal Integrity:Simplified[M].Beijing:Publishing House of Electronic Industry,2009:10-14.
[2]孔繁,盛卫星,马晓峰,等.高速背板互连的信号完整性仿真方法[J].系统工程与电子技术,2014,36(10):1082-1088.
[3]Guo Wei-Da,Shiue Guang-Hwa,Chien-Min Lin,et al.Compari⁃sons between Serpentine and Flat Spiral Delay Lines on Transient Reflection Transmission Waveforms and Eye Diagrams[J].IEEE Transactions on Microwave Theory and Techniques,2006,54(4):1379-1387.
[4]Stephen H Hall,Howard L Heck.Advanced Signal Integrity for High-Speed Digital Designs[M].EILEY Press,2011:325-344.
[5]黎淑兰.基于无耗和有耗介质基底的串扰理论研究和分析[D].北京:北京邮电大学,2005:1-4.
[6]王超.高速背板的电磁场建模及仿真[D].合肥:中国科学技术大学,2007:8-11.
[7]张华.高速互连系统的信号完整性研究[D].南京:东南大学,2005:1-3.
[8]Amleshi P,Shah V,Zhiping Yang,et al.25 Gbps Backplane Links Frequency and Time Domain Characterization-Correlation Study between Test and Full-Wave 3D EM Simulation[C]//2011 IEEE International Symposium on Electromagnetic Compatibility(EMC),2011:809-813.
[9]吕英华.计算电磁学的数值方法[M].北京:清华大学出版社,2006:1-3.
[10]李明洋.HFSS应用详解-电磁仿真设计[M].北京:人民邮电出版社,2010:42-64.
[11]谢拥军,刘莹,李磊,等.HFSS原理与工程应用[M].北京:科学出版社,2011:63-84.
[12]孙灯亮.信号完整性测量技术[M].上海:上海交通大学出版社,2013:1-10.
邵建兴(1984-),男,汉族,贵州安顺人,工程师,主要从事微波集成信号的互连与传输技术研究,sjxccxz@163.com;
张杰(1965-),男,汉族,吉林长春人,研究员级高级工程师,上海航天科工电器研究院有限公司总工程师,主要从事高密度数据及射频信号混装技术研究。
Design of a High Density Connector for High-Speed Backplane*
SHAO Jianxing*,ZHANG Jie
(Shanghai Aerospace Science and Industry Electric Appliance Research Institute Co.,Ltd,Shanghai 200331,China)
A high density connector for high-speed backplane is designed and analyzed from theory,simulation and test.By analyzing the characteristic impedance,crosstalk and insert loss,the insert contact,PCB transmission line,substrate of the connector are designed.The connector simulation is performed from time-domain,frequency-domain and data-domain by using electromagnetic field and circuit combined simulation method.Finally,the signal integrity of the connector is tested,which shows that the connector can be used in 12.5 Gbit/s high speed backplane systems.
high density;data transmission;connector;high-speed backplane;signal integrity
TN602
A
1005-9490(2016)02-0291-07
EEACC:6210;2210B10.3969/j.issn.1005-9490.2016.02.011
项目来源:上海市科学技术委员会项目(13XD1421200)
205-05-11修改日期:2015-06-08