高端服务器信号完整性和电磁兼容设计

张斌

（浪潮（北京）电子信息产业有限公司 北京 100085）

高端服务器信号完整性和电磁兼容设计

张斌

（浪潮（北京）电子信息产业有限公司 北京 100085）

对于电子产品设计来说，信号完整性和电磁兼容二者互相渗透，很难划分明确的界限。电子兼容设计的缺陷往往导致信号完整性问题，反之信号完整性设计的不足也会引起电磁兼容的问题。本文试图将这两者放在一起，就服务器设计中信号完整性和电子兼容设计做出较为系统的阐述。

高端服务器；信号；电磁兼容；设计

服务器尤其是高端服务器由于其承担的业务特点，对并发处理速度、数据IO吞吐能力的要求极高，其主板上的高速信号种类多、密度高、走线距离长，而且由于架构复杂，常常需要经过高速连接器、过孔，跨越多块板卡实现互连，对信号完整性设计提出了极大挑战。相当数量的信号接口速率已经接近或达到射频阶段（300kHz-300GHz），信号完整性设计存在很大困难。

在板级设计中，传输线的拓扑、过孔的寄生参数以及连接器本身等因素对信号完整性有最大的影响。需要通过信号仿真软件，进行模型构建、多模型级联、通道统计仿真等工作，以降低系统互连设计风险。除此之外，印制电路板材料在高频下也会带来介质损耗与导体损耗，传统的板材会对信号有较大的衰减，在高速信号完整性设计过程中，需要引入低损材料，并对各类低损耗材料进行测试验证和对比分析，从中选取出既能满足系统性能，又能保证硬件系统设计可靠性要求的材料。这些因素都会增加高速信号完整性设计的难度。

信号完整性设计的完整过程包含：信号前仿真、PCB布线设计、信号后仿真、PCB布线优化。信号完整性分析主要指信号前仿真和信号后仿真，前仿真在方案评估阶段进行，根据系统方案对高速信号链路进行建模仿真，对系统方案的可行性在信号完整性方面进行验证；后仿真则在PCB布线设计完成，信号传输链路确定后，根据实际链路建模进行仿真和优化。

随着信号速率的不断提升，PCB损耗成为影响高速信号通道质量的关键因素。PCB损耗主要包括介电损耗和导体损耗，其中介电损耗为主要因素。材料的选择对于信号完整性设计至关重要。建立自有材料库，提取多种材料的实际参数特性，才能为高速信号仿真提供可信的参数，如介电常数，倒角损耗，传输线损耗等。

典型的信号链路包含发送端、接收端和无源链路。信号完整性设计就是保障无源链路满足发送端和接收端的完整性要求。无源链路主要包含过孔、传输线、高速连接器、串行阻容等被动元器件。当频率大于5Gbps时，过孔损耗效应对于传输链路的影响居于首位，采用有限元算法的3D电磁场仿真工具，建立过孔和传输线模型，将PCB材料的介电常数、倒角损耗、传输线损耗等参数导入模型中进行仿真，以获取过孔和传输线的高频S参数模型。过孔和传输线3D建模最常用的仿真软件是ANSOLFT的HFSS仿真工具。

芯片发送端和接收端模型、高速连接器S参数模型可以从芯片和高速连接器供应商处获取，串行阻容器件模型可通过HSPICE仿真软件建模仿真获取。

信号完整性设计综合仿真通常使用HSPICE仿真软件来实现，HSPICE仿真软件可将各部分模型进行整合：芯片发送端和接收端模型、高速连接器S参数模型、过孔S参数模型、传输线S参数模型、串行阻容器件参数模型整合成一条完整的高速信号传输链路。

利用HSPICE仿真软件在高速信号链路的发送端发送多位码型（如PRBS31，8B/10B）进行信号传输仿真，在接收端通过码元累积叠加的形式来得到接收端信号眼图，判定接受信号眼图是否满足要求。

根据仿真的结果对系统方案进行调整（前仿真）或对PCB布线进行优化（后仿真）。

电磁兼容（Electromagnetic Compatibility，简称EMC），是指电子和电气系统、设备和装置在预定的电磁环境和设定的安全界限内在设计的性能水平工作时不会因为电磁干扰而不引起不可接受的功能降级。

一个系统如果满足以下三个准则，就认为具有电磁兼容性：

（1）不对其他系统产生干扰；

（2）对其他系统的辐射不敏感；

（3）不对自身产生干扰。

这就是我们研究引申EMC的目的所在。

最简单的电磁干扰模型有三个基本要素：

（1）一定存在电磁干扰源；

（2）必须在干扰源和干扰受体之间存在耦合通道来传输有害电磁能量；

（3）一定存在电磁干扰受体，当电磁干扰强度超出容许的界限时，被干扰设备性能会发生混乱。

在单板范围内，我们可以找到如下几个与辐射有关的项：

干扰源：时钟电路（包括晶振、时钟驱动电路）；开关电源；高速总线；高电平信号、大电流信号、部分塑封器件；内部互连电缆；不恰当布防的印制线条等。

耦合途径：传播能量的各种媒质，例如自由空间、互连电缆（共模耦合）。

按传播的方式，电磁干扰分成两种类型：传导型干扰是系统产生并返回到支流输入线或信号线的噪声；辐射型干扰以电磁波的方式直接发射。

单板中敏感器件或信号主要有：锁项环、收发模块、模拟信号、复位信号、小弱信号。

总结：对于EMC来讲，这三个要素缺一不可。如果任一要素不存在，EMI也就不存在了。

上述也意味着防止干扰的三种途径：

（1）抑制源的发射。

（2）尽可能使耦合路径无效。

（3）使接受器对发射不敏感。

抑制源的发射：一般地说，在设计PCB时，消除主要的干扰源是最廉价有效的方法。干扰是产生初始波形的主要因素。PCB必须设计成使产生的电磁能量只限于需要的装配部件处。通过必要的布局、布线以及采取屏蔽、接地措施来提高设备的抗扰能力。

尽可能使耦合路径无效。

在三要素的对策中切断干扰的传播途径是最重要的一环。在单板上可采取以下措施来切断耦合途径或者减少耦合：

（1）对应传导耦合：加滤波电容、滤波器、共模线圈、隔离变压器等；

（2）对应辐射耦合：相邻层垂直走线、加屏蔽地线、磁性器件合理布局、3W规则、正确层分布、辐射能力强或敏感信号内布层、使用I/O双绞线、辐射信号强的信号远离拉手条、板边缝隙等。

从产品EMC设计的对策、手段来讲，通常采用的不外乎接地、屏蔽、滤波三种。关于接地、屏蔽等一般涉及到结构的开发，本文主要针对PCB的EMC设计给予介绍。

在PCB设计的EMC设计，影响的因素很多，例如：PCB的层叠设计，电容的摆放，接口电路，时钟晶振布局走线，电源布局走线，关键信号的布线等。几乎PCB设计的任何一个步骤都会产生相应的EMC问题。在这里我们着重的分析电容使用、布线的一些特性以及静电的问题。

PCB设计的经验法则：“在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。

对电容的选择需要考虑的不仅仅是容值，还需要考虑其它因素。包括：

电介质材料，电容的几何尺寸和放置位置。

合理布置电源滤波/退耦电容：一般在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。其实这些电容是为开关器件（门电路）或其它需要滤波/退耦的部件而设置的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了（当电源滤波/退耦电容布置的合理时，接地点的问题就显得不那么明显）。电容引线不能太长，尤其是高频旁路电容不能有引线。

通常静电放电（ESD）和电快速瞬变脉冲群（EFT）对数字电路的危害甚于其对模拟电路的影响，是我们必须关心的问题。静电放电能够进入输入输出端口和使用者可能接触的地方。抑制静电放电就是防止元件或者系统表面的高电压脉冲通过辐射和传导影响系统功能。

ESD能量在开始阶段积累的非常慢（以分或者妙计），然后再电容一类的结构里存储（比如人体、家具或者非连接的电缆）紧接着积累的电荷发生快速击穿（通常在纳秒的时间内）。随着这个纳秒范围的脉冲，放电能量能产生几百兆赫兹到1GHz以上的电磁干扰。人体静电的上升时间大约200ps到10ns甚至更快，其峰值脉冲电流可以有数安到30A以上。由于放电电流高速度、宽频谱分布的特点，ESD能量能够损坏电路，产生地反弹、甚至通过电磁耦合发生故障。

有关在PCB中采用的静电防护设计技术在下面简述一下，当然在SCH，结构中的防护设计也同样重要。

（1）减小环路面积。

（2）使布线长度尽可能短。

（3）设置地填充或者低阻抗的放电传播路径。

（4）合理使用退耦电容和旁路电容。

（5）隔离电子器件和静电放电源。

（6）确保机架地连接是低阻抗而且有良好的绝缘特性。

[1]武 宁.服务器的信号完整性设计[J].科技浪潮，2013（2）.

[2]白同云.电磁兼容设计[J].北京邮电大学出版社，2011.

TN41

A

1004-7344（2016）17-0262-02

2016-5-20