虚拟项目教学法在组合逻辑电路教学中的应用

褚丽娜， 李建增， 左宪章

(军械工程学院 无人机工程系， 河北 石家庄 050003)

虚拟项目教学法在组合逻辑电路教学中的应用

褚丽娜， 李建增， 左宪章

(军械工程学院 无人机工程系， 河北 石家庄 050003)

本文介绍虚拟项目教学法在组合逻辑电路教学中的应用。综合运用门电路、编码器、加法器、译码器等组合逻辑电路知识完成加法计算器的分析和设计。实践表明，借助Multisim12开展虚拟项目教学能够提高学生的自主学习能力和创新能力。

教学方法；组合逻辑电路；虚拟项目教学；Multisim12

0 引言

组合逻辑电路的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，不具有记忆功能[1]。组合逻辑电路的基本构成单元是门电路，常用的中规模组合逻辑电路有编码器、译码器、加法器等。

虚拟项目教学VPBL(Virtual Problem Based Learning)是一种借助仿真软件实现一个完整项目设计的教学方法[2]。它可以有效地改革传统教学模式，营造出一种积极的、创造性的学术氛围，提高学生学习兴趣，培养学生创新意识，使学生能够自主综合所学知识[3]。

本文通过“10以内加法计算器” (下文简称加法计算器)项目，将组合逻辑电路的内容进行有机整合，利用仿真软件Multisim12设计实现。这一过程可以提高学生在教学中的参与度和学习兴趣，加深学生对各种芯片功能的了解，更重要的是让学生掌握设计电路的方法和程序。

1 项目准备

在项目选择上要突出对学生知识综合运用能力、系统设计能力、创新能力与工程实践能力的培养。项目既要覆盖理论知识，又要具有实用性，既要有一定的可设计性，又要内容新颖。同时还要照顾到不同基础学生的能力和潜力，既让所有学生有信心，又让大家感到有挑战。

根据组合逻辑电路部分的知识点分布、实现难度和后续扩展的可能，从学生身边熟悉的事物入手，选取了加法计算器作为设计项目。该项目具体要求如下：

(1)设计一个十进制数加法计算器，加数为10以内的整数；

(2)通过按键输入加数；

(3)具有加数、和的数字显示功能。

结合以上要求，首先对加法计算器这个项目进行总体设计。按照“自顶向下”的设计思路对项目进行功能划分，然后将每种功能分别与组合逻辑电路的知识点进行对应，形成各个子项目，其总体框图如图1所示。

图1 加法计算器的总体框图

该阶段主要由教师完成，在项目布置时将思路传递给学生，为学生以后独立完成课程设计做准备。

2 项目实施

在项目实施阶段，教师可以根据学生具体掌握程度在不改变主体内容的前提下适当调整具体要求。学生以小组为单位，共同制定项目实施计划，分工协作完成整个项目。教师的指导主要围绕帮助学生明确任务、理解设计方法、仿真调试等，并不涉及具体设计方案。

本加法计算器设计项目主要可以分解成四个子项目：①十键8421码编码器输入电路设计(简称十键输入电路设计)；②四位二进制加法器电路设计(简称加法器电路设计)；③显示译码电路设计；④判别电路设计。

在项目具体实施过程中，按照层次电路设计法，“自底向上”先分块完成每个子项目的设计和仿真调试，再将各个子项目联合仿真调试，完成设计。

2.1 十键输入电路设计

该电路的主要功能是实现0-9十个加数的输入。电路由单刀开关模拟按键；由编码器74LS147实现十进制到二进制编码，具体电路如图2所示。为了调试需要，电路输出端采用显示译码器验证其准确性。

图2 十键8421码编码器输入电路

2.2 加法器电路设计

根据设计要求，加法运算需要采用四位二进制加法电路。该电路有两种实现方法：①采用一片集成全加器T692(或T283)即可实现，电路连接简单，不再单独展示；②采用分立全加器和半加器连接成串行进位或并行进位电路，实现加数A与B相加得和S，进位位为CO，其中0权值最低，顺次升高，依此设计的四位二进制串行加法器电路如图3所示。

图3 四位二进制串行加法器电路

若要进一步锻炼学生的组合逻辑电路设计能力，还可以让学生采用全加器实现四位二进制减法运算，进而完成减法计算器。

2.3 显示译码电路设计

该电路的主要功能是实现加数、和的实时数字显示。该电路由七段译码器74LS247和数码管连接实现，利用共阳极数码管实现的电路如图4所示。

图4 显示译码电路

2.4 判别电路设计

由于图3四位二进制加法器电路直接输出四位(有进位时为五位)二进制数，图4电路对应四位输入能输出十六个不同状态，故能对应地显示0-9等一位十进制数，并以A、B、C、D、E、F等字母代表数字显示10-15二位十进制数，为了将和的十位和个位分开显示，需要在译码电路前用组合逻辑电路来构成判别电路。具体步骤如下：

(1) 逻辑抽象。设输入二进制代码权值由高至低分别为CO、S3、S2、S1和S0，输出Y4(由于本设计只要求完成和为18以内加法，十位只有0和1两种状态)代表十进制数的十位，Y3、Y2、Y1、Y0代表十进制数的个位。

(2) 列真值表。真值表如表1所示。

(3) 写逻辑式。根据真值表列写逻辑式化简结果如下式。

(1)

(4) 画逻辑图。由式(1)画逻辑图如图5所示。

加法运算的结果先通过判别电路分出十位和个位，然后分别进行译码显示。

表1 判别电路真值表

图5 判别电路

3 项目延伸和评价

本项目还可结合数据分配器和时序逻辑电路部分的寄存器去除其中一套十键8421码编码器输入电路，以进一步改进电路。

在完成设计任务后，学生除了提交Multisim12仿真源程序外，还需要完成设计报告，对项目的完成过程、收获和体会进行总结。为了保证每组的每个学生都参与到项目设计中，要求每组学生都参与答辩，由学生和教师一起对每组的完成情况进行评判。某组学生的项目设计结果如图6所示。

图6 加法计算器电路

这种基于虚拟项目的教学方法和先“自顶向下”再“自底向上”的设计方法同样也可以在时序逻辑电路等其它单元的电子技术教学中使用。

4 结语

本文将虚拟项目教学法应用于组合逻辑电路教学中，以加法计算器为例借助仿真软件Multisim12实施。通过连续两学期在授课中实施虚拟项目教学，学生在“学中做，做中学”，变被动学习为自主学习，感受了研究的整个过程，不仅能更好地掌握专业技能，还体会到学习的乐趣，品味到成功的喜悦。

[1] 秦曾煌主编.电工学(下册)[M].北京:高等教育出版社,2009.

[2] 张永存,谷俊峰,马红艳等.基于虚拟项目的教学模式在理论力学中的应用研究[J].天津:实验室科学,2013,16(5):5-8.

[3] 薛迎春,温贻芳.高职院校虚拟项目教学模式的探索与实践[J].苏州:苏州市职业大学学报,2013,24(1):82-84.

Application of Visual Problem Based Learning in Teaching of Combinational Logic Circuit

CHU Li-na, LI Jian-zeng, ZUO Xian-zhang

(DepartmentofUnmannedAerialVehicle,OrdnanceEngineeringCollege,Shijiazhuang050003,China)

The application of Visual Problem Based Learning (VPBL) in the teaching of combinational logic circuit is elaborated in this paper. Gate circuit, coder, adder and encoder are used comprehensively in the add calculator analysis and design. Teaching practice showes VPBL based on the Multisim12 simulation software can improve students′ self-learning ability and innovation ability.

teaching methodology; combinational logic circuit; VPBL; Multisim12

2015-07-13;

2015-11- 10

2015年军械工程学院教学立项(JXLX1552)2016军械工程学院教学研究课题(Jxlx1657)

褚丽娜, (1983-), 女, 硕士, 讲师, 主要从事电子信息方面教学与科研,E-mail:chulina02@sina.com

TP391

A

1008-0686(2016)03-0100-04