基于ADS8568的八路数据采集系统设计*

2016-03-22郝晓明黄玉岗中北大学电子测试技术国防科技重点实验室太原03005中北大学仪器科学与动态测试教育部重点实验室太原03005

传感技术学报 2016年1期

郝晓明，李　杰，2*，黄玉岗（.中北大学电子测试技术国防科技重点实验室，太原03005；2.中北大学仪器科学与动态测试教育部重点实验室，太原03005）

郝晓明1，李杰1，2*，黄玉岗1
（1.中北大学电子测试技术国防科技重点实验室，太原030051；2.中北大学仪器科学与动态测试教育部重点实验室，太原030051）

摘要：为了提高某惯性测量单元的精度，需对其输出信号进行大量采集以建立误差模型。该惯性测量单元不仅包含6路惯性传感器信号（3路陀螺和3路加速度计），还包括两路温度传感器输出以提供温度补偿，所以设计了基于ADS8568的八路数据采集系统。该系统采用AD芯片ADS8568，实现8路模拟信号的同步采集；以FPGA为主控芯片，控制信号的采集存储；以8G bit FLASH为存储芯片，实现大容量数据的实时存储。经实验验证，该采集系统可以正确采集传感器输出数据，采集到的数据正确有效，可用于误差建模的分析，具有一定的工程实用价值。

关键词：惯性导航；数据采集；ADS8568；FPGA

微惯性测量单元（MIMU），具有体积小，质量轻，可靠性高，价格低等优点，在军工，航天，民用等领域具有越来越广泛的应用［1-3］。微惯性测量单元包括微机械陀螺仪和微加速度计。其中微机械陀螺仪的零位和标度因数易受温度影响［4-5］，为了减小测量误差，提高系统测量精度，一般会采用两种方法［6］：第一，提高微惯性仪表的精度，第二，对测量单元进行测试，利用软件进行误差补偿［7］。由于惯性仪表的精度提高需要许多新技术的发展，所以对测量单元进行测试，建立误差模型，利用软件进行补偿就成为主要提高精度的方法。

某微惯性测量单元为了提高测量精度，需对它所输出的8路传感器数据（包括3路陀螺数据，3路加速度计数据，两路温度传感器数据）进行同步采集和存储，以便对数据进行分析处理，建立误差模型，进行温度误差补偿。故设计了基于ADS8568的数据采集系统。

1　总体设计

本设计是基于ADS8568的8路数据采集系统。系统总体包括电源模块，信号调理模块，AD采集模块，FPGA控制模块，FLASH存储模块。以FPGA为控制芯片，ADS8568为AD转换芯片，实现传感器数据的同步实时采集存储。系统总体设计图如图1所示。

图1　系统总体设计图

本系统主要设计思想为传感器输出数据经调理模块调理后，FPGA模块控制AD采集模块对数据进行采集，AD转换，转换的数字量传输到FPGA中进行编帧和缓存，然后存入到FLASH模块中。

2　硬件设计

本系统硬件方面主要分为电源模块，信号调理模块，AD采集模块，FPGA控制模块和FLASH存储模块。同时本系统属于数模混合电路，其中模拟部分包括电源模块，调理模块和AD采集模块中8路模拟输入部分。其它为数字部分。在进行硬件设计时，模拟部分和数字部分做分离处理。

2.1电源模块

电源模块主要为各个模块供电，保证各个模块的正常工作。根据各个模块的工作电压，选择合适的电源芯片。供电电压为7.4 V，ADS8568需要±5 V供电，FPGA需要3.3 V，2.5 V供电，故电源芯片选择REG104-5将供电电压7.4 V转换为5 V电压，MAX8882将5 V电压转换为3.3 V和2.5 V电压，双极性电源芯片TPS65130转换出±5 V电压。

由于本系统是数模混合电路，为了减少数字部分对模拟部分的影响，整个系统需要将模拟部分和数字部分分离，数字地和模拟地也分离，然后通过一个0 Ω电阻将数字地和模拟地连接。

2.2调理模块

在电路系统中，根据系统对信号的要求，对信号做适当的处理，这就是信号调理模块的作用。如对输入的模拟信号进行放大、滤波，通过隔离电路则可将电路的前级与后级的地线相互隔离。本设计中信号调理电路的主要功能是对信号进行增强驱动能力。

为了提高电源利用率，采用TI公司的OPA4340，是一款高输入阻抗、高增益带宽（2.2 MHz）、低噪声（9 nV/Hz）的Rail To Rail的高性能运放。由于模拟信号的输出范围在0~5 V之内，符合A/D输入的电压范围，所以运放采用了电压跟随方式，即电压放大倍数为AUP=1。

2.3AD采集模块

AD采集模块（图2），就是将外界传感器信号的模拟信息，转换为可以被计算机存储和处理的数字信息的过程［8］。

图2　AD采集模块

AD模块采用ADS8568作为AD转换芯片。ADS8568是TI公司生产的16位AD转换芯片，含有8个低功耗，真正具有两极输入的逐次逼近模数转换器。可处理振幅高达±12 V的模拟输入信号。能够支持最大采样频率为510 kHz，可以工作在软件和硬件两种模式，数据可以进行串行输出或并行输出［9］。

在AD采集电路设计中，需要对芯片关键的引脚进行配置。设计中，由于工作模式中软件模式需要配置状态寄存器，程序复杂，故HW/SW接地，A/D工作在硬件模式，通过外部引脚的设置进行器件的配置；为了充分发挥FPGA处理并行数据高速低延时的特性，故PAR/SER接低电平，控制A/D接口模式，使芯片工作在并行接口模式下，转换数据的16 Bit被并行读出；由于传感器输入在0~5 V之间，REFEN/WR接高电平，使能内部参考电压，默认为2.5 V；在硬件模式下RANGE/XCLK为模拟电压输入选择引脚，高电平时模拟端输入电压范围为±2 VREF，其中VREF为参考电压；CONVST_A/B/C/D为通道A/B/C/D转换开始信号，此信号的上升沿开始转换输入的模拟信号；BUSY/INT为转换完成信号。

2.4FPGA模块

整个系统的核心部分是FPGA控制模块，整个系统的控制，数据的传输，缓存，写入以及命令的发送都由FPGA模块控制［10］。AD芯片，FLASH芯片所有的控制管脚都与FPGA相连，从硬件上保证FPGA作为控制核心［11］。

FPGA模块包括时钟部分，FPGA控制芯片XC2S30和其配置芯片XCF01S及其外围电路。时钟部分采用20M的晶振提供主时钟；考虑到设计简便，FPGA配置模式为主串模式。由于FPGA可以重复配置，在软件调试阶段具有很大的灵活性，大大缩短了设计周期。

2.5FLASH存储模块

FLASH存储模块选取三星公司芯片K9K8G08U0M，此款芯片属于NAND结构的FLASH，数据在掉电后不会丢失，并且数据在10年内不会丢失，芯片可以实现100 K次的写/擦出操作。芯片具有编程简单，容量大，功耗低，可靠性高等特点。芯片的I/O口即可以作为数据的输入输出端，也可以作为命令的输入端，还可以作为地址输入端。芯片上的写控制器能自动控制所有写和擦除操作，包括提供必要的重复脉冲、内部确认和数据空间［12］。

本模块使用两个二极管进行供电管理。如图3所示：写入数据时系统供电模块F3.3 V提供3.3 V电压，经过二极管RB1给FLASH供电R3.3 V，此时读取模块供电S3.3 V供电电压为0，二极管RB2反向截止，防止读取模块工作读取数据；读取数据时由读取模块S3.3 V供电3.3 V，经过二极管RB2正向导通给FLASH供电R3.3 V，此时系统电源模块供电F3.3 V供电电压为0，二极管RB1反向截止，防止系统工作写入数据。

图3　FLASH存储模块

3　软件设计

系统软件部分主要为编写FPGA控制程序。如图4所示。主要分为AD采集控制模块，FIFO缓存模块，FLASH存储控制模块。

图4　软件总体设计

3.1AD采集控制模块

AD采集模块时序图如图5所示。ADS8568的转换由CONVST信号控制，4个CONVST信号控制8个通道同步采样。FPGA控制转换信号CONVST，当CONVST上升沿时，内部采样保持放大器对输入信号进行同步采样，转换开始，BUSY引脚跳变为高电平。所有通道的转换时间最大值均为1.7 μs．转换结束后，BUSY变为低电平。此时，FPGA控制片选CS选中AD芯片，每次RD信号变低时读取一个通道的16位数据。读取8次后，就将数据通过并行口从数据寄存器读取到FPGA中，FPGA对数据进行编帧，送入FIFO中缓存。

图5　AD采集模块时序图

3.2数据缓存模块

为了保证数据的完整性，减小在完成AD转换后数据丢失的可能性，故设计数据缓存模块FIFO来缓存AD转换后得到的数据。本设计使用FPGA内置的1K×8Bit的RAM用于数据缓存。

FIFO即先进先出，当写使能置低时，在写时钟的上升沿将数据写入FIFO；当读使能置低时，在读时钟的上升沿将数据读出。

由于FIFO中没有地址指针，可在读、写过程中用相应的状态标志位来置位以指示FIFO的状态，通过计算数据写入和读出的计数，来判断FIFO中的数据量：当FIFO中有数据时，数据一直从FIFO中读出，写入FLASH；当FIFO中数据量为零时，停止向FLASH中写入数据。

3.3FLASH存储模块

FPGA控制FLASH写入数据。具体FLASH写入流程如图6所示。

图6　FLASH写入流程

每一帧数据开始写入，先由打开命令锁存命令CLE，写入命令字80 h，关闭命令锁存命令CLE；然后打开地址锁存命令ALE，写入行列地址，关闭地址锁存命令ALE；判断FIFO中是否有数据，若有则将FIFO中编好的数据帧写入FLASH当前地址中，若FIFO中没有数据，则等待；写入后，通过地址锁存命令的打开和关闭写入命令字10 h表示写入完成。

4　上位机设计

将采集到的数据存储到FLASH中后，还需要对数据进行读取分离来还原采集到的数据。上位机通信与数据读取在文献［13］中有详细说明，本设计只说明需要用到的8路数据分离。

将数据读取到上位机后，需根据FPGA中的编帧，进行数据处理，还原出传感器输出的数据。ADS8568以二进制补码的形式输出16位字。正的满量程输出为7FFFh，负的满量程输出为8 000 h，超出满量程的信号将仍然用满量程显示。故分离程序中数据分离按表1计算分离数据。

表1　数据分离方法

5　实验

本设计电路进行了实物焊接与调试，实物图如图7所示。

图7　实物图

用本系统以5000 sps的采样率采集某惯性组合传感器（三路陀螺，三路加速度计，两路温度传感器），采集完成后用上位机软件进行读取分离，用MATLAB画出采集数值。经检验，采集到的数据无错帧丢帧现象，分离后的数据正确，有效。如图8所示，显示分离出的两路温度传感器输出。

图8　温度传感器输出

6　结束语

本文设计了一种基于ADS8568的八路数据采集系统。该系统以FPGA为主控芯片，充分实现FPGA的高速数据处理能力；ADS8568为AD转换芯片，进行八路传感器信号采集，实现数据的同步采集，转换。8G Bit FLASH芯片为存储芯片，实现大容量数据的存储。实践表明，该系统实时性强，采集数据正确，有效，能够满足一般的工程性应用。

参考文献：

［1］李杰，洪惠惠，张文栋. MEMS微惯性测量组合标定技术研究［J］．传感技术学报，2008，21（7）:1169-1173.

［2］岳鹏，史震，王剑，等.基于MEMS加速度计的无陀螺惯导系统［J］．中国惯性技术学报，2011，19（2）:152-156.

［3］游侠飞，吴昌聚，郑阳明，等.基于有限元法的MEMS加速度计热应力分析［J］.传感技术学报，2012，25（2）:193-197.

［4］丛飞宇.高精度多通道模拟量输入/输出系统［D］.南京：南京航空航天大学，2012.

［5］李玉峰，韩晓红，刘洋，等.基于FPGA的高速数据采集系统的实现与性能分析［J］.电子器件，2012，35（6）:709-712.

［6］朱加义.微惯性测量单元标定与温度补偿技术研究［D］.哈尔滨：哈尔滨工程大学，2012.

［7］郑长勇，陈军宁.一种新型MEMS加速度计温度补偿方法研究［J］.传感技术学报，2015，28（1）:39-42.

［8］禹应时.基于FPGA的高速数据采集系统设计［D］.硕士学位论文，北京:北京理工大学，2011.

［9］ADS8568. Datasheet［EB/OL］. http://www.ti.com.cn/product/cn/ ads8568.

［10］吴峰，王向军，汤其剑.基于数字调节方法的MEMS陀螺零位补偿技术研究［J］.传感技术学报，2012，25（12）:1717-1721

［11］张松，李杰，赵诣，等.半捷联MEMS惯性测量装置数据硬回收系统设计［J］.传感技术学报，2013，26（9）:1219-1223.