1553B总线模块上电启动异常故障的分析与解决

曹兴冈 樊江锋 韩 晨

（中国航空计算技术研究所，陕西 西安 710068）

1553B总线模块上电启动异常故障的分析与解决

曹兴冈 樊江锋 韩 晨

（中国航空计算技术研究所，陕西 西安 710068）

机载计算机在系统上电时，1553B总线模块出现上电启动异常。从故障机理，时序逻辑和复位电路等方面分析，通过常温、高低温环境下的信号波形反复测试。分析定位为上电复位电路中的某电容导致上电复位信号爬升缓慢，产生抖动，引起1553B总线模块上电启动异常现象，对于此类现象采取有效措施，消除故障。

复位电路；上电启动；信号抖动

上电启动是机载计算机 1553B总线模块的重要性能之一，在系统测试和应用时，存在一些问题，严重影响了机载计算机系统功能正常运行，解决1553B总线模块上电启动异常问题，对于机载计算机系统稳定、可靠运行具有重要意义。

1 故障现象

机载计算机整机上电时，CPU模块串口打印信息显示上总线1553B总线模块或下总线1553B总线模块初始化不成功。

2 故障分析

CPU的串口打印1553B总线模块初始化不成功，返回值为“0001”或“0003”，对应函数返回值的描述信息，说明1553B总线模块尚未准备好接收主机的初始化命令，也就是1553B总线模块上电启动不成功。此故障一般由1553B总线模块硬件电路造成，和系统应用软件无关。

机载计算机整机系统软件在上电后对1553B总线模块有软复位操作，下总线1553B总线模块复位操作命令为“OW 40C,1”，上总线1553B总线模块复位操作命令为“OW 20C,1”。40C或20C为1553B总线模块和主机的I/O接口，主机端通过给这个IO接口写“1”可以对1553B总线模块进行软件复位，生成SRC软复位信号，SRC信号经逻辑译码后产生80186芯片的复位输入信号RES，80186芯片的复位输出信号RST和RES信号为反向的关系，其作为80186的复位输出供系统使用。软复位操作后复位信号的逻辑时序如图1。

图1　上电复位信号逻辑框图

1553B总线模块设计的主机接口电路中，IOW等控制信号在1553B总线模块板内设计有驱动隔离电路，使用八向驱动器驱动IOW等主机控制信号，八向驱动器芯片的使能端设计为用RST信号控制。

RST信号作为主机接口控制信号的使能控制，是防止在1553B总线模块复位期间内主机对1553B总线模块进行任何操作。故障1553B总线模块上电复位时RES信号存在抖动，80186芯片复位不完全时，会出现RST信号输出常高的现象，见图2。

图2　RES信号抖动造成80186不启动

通过上述分析可以看出，主机接口电路设计合理，I/O接口软复位操作不能复位1553B总线模块是由于1553B总线模块自身上电复位信号RES抖动，不能正常复位80186造成。

2.11553B总线模块复位电路分析

1553B总线模块80186处理器的的输入复位信号RES的逻辑由GAL实现，逻辑表达式为：RES = RESET & MRES & SRC & LDC。

其中RESET为系统复位，MRES为1553B总线模块的上电复位，SRC为软件复位，LDC为XC1765和XC3042逻辑加载完成标志信号。

1553B总线模块的复位信号逻辑输出，可以看出 1553B总线模块的上电复位由复位芯片的复位信号MRES决定。

2.1.1上电复位分析

1553B总线模块的上电复位电路由复位芯片实现，复位芯片的复位信号MRES在+5V输出达到4.65V 50ms后复位结束，MRES信号置高。

故障 1553B总线模块的复位由复位芯片复位输出信号MRES决定，复位芯片芯片的复位MRES输出从0V到5V的爬升需要1.6ms，其中在0.8V～2.0V的三态区的爬升时间为300us左右，期间大约有20us时间GAL逻辑输出RES信号一直抖动。

MG80C186芯片的手册要求，复位信号低电平有效，复位时间应大于4个时钟周期，约为330ns，输入复位信号RES抖动，低电平时间短，不满足MG80C186芯片的复位时间的要求，导致芯片不能正常启动。

2.1.2复位信号抖动原因分析

复位芯片的复位信号MRES输出从0V到5V的爬升需要1.6ms是由于设计中MRES对地接一个0.1uF的电容，如图3所示，C4电容导致了MRES爬升缓慢，GAL输出复位信号RES抖动。

图3　1553B总线模块上电复位逻辑图

复位芯片典型应用图中，在使用手动复位时需并联一0.1 μF电容，同时手册中指出，不需要手动复位时该部分电路可以被删除。手动复位只在1553B总线模块设计调试阶段使用，产品状态稳定后，手动复位可去掉，所以 C4电容应去掉。1553B总线模块在机载计算机整机系统中支持手动复位功能，由母板总线的X_RESET信号引入1553B总线模块，该功能和复位芯片的手动复位无任何关系，去掉C4电容不影响机载计算机整机系统的手动复位功能。去掉C4电容，MRES输出从0V到5V爬升在1us内完成，其中在0.8V～2.0V的三态区的时间为100ns左右，这种条件下GAL的输出信号RES没有任何抖动，见图4，1553B总线模块启动正常。经过常温、高温、低温环境试验的验证，去掉C4电容后，RES信号输出正常，无抖动，同时在机载计算机整机进行系统级测试，各项测试合格，确认去掉C4电容排除故障措施有效。

图4　1553B总线模块去掉C4电容RES和MRES的输出波形

2.2FPGA逻辑加载标志LDC

1553B总线模块设计的RTC时钟接口电路为FPGA芯片和串行PROM芯片实现。在上电过程中，须将PROM芯片中的逻辑加载到FPGA芯片中，加载过程中LDC信号常低，加载完成后 LDC信号置高，串行 PROM加载逻辑过程约需75ms。

使用FPGA芯片和PROM芯片的1553B总线模块的复位逻辑关系如图5所示，1553B总线模块上电复位由LDC决定，复位信号正常，1553B总线模块没有任何故障。

图5　装焊FPGA芯片和PROM芯片的1553B总线模块复位信号逻辑关系

故障的1553B总线模块使用了替代芯片，装焊FPGA芯片和串行PROM芯片状态的1553B总线模块在系统中测试正常，使用过程中未出现该故障。

装焊替代芯片的1553B总线模块和装焊FPGA芯片和串行PROM芯片的两种1553B总线模块，元器件的变化导致了1553B总线模块复位信号变化。装焊替代芯片的1553B总线模块无需串行PROM加载逻辑过程，LDC上电后直接置高，复位信号的时序关系如图6，这时80186的输入复位信号RES由1553B总线模块上电复位信号MRES决定，上电复位信号抖动，造成80186不能正常启动。

图6　装焊替代芯片1553B总线模块复位信号逻辑关系

通过以上分析认为：1553B总线模块由于FPGA芯片和串行PROM芯片使用了其国产化替代芯片，从而带来了1553B总线模块复位信号的变化。使用替代芯片的1553B总线模块复位信号由上电复位电路产生，复位芯片的复位输出 MRES信号对GND接有1个0.1uF(位号C4)的电容，此电容导致MRES信号爬升缓慢，MRES通过GAL逻辑译码产生的RES信号抖动，造成80186CPU芯片复位不完整，并且导致RST信号输出常高，RST信号禁止了主机的IOW信号通过驱动芯片输入到接口电路，使软复位操作无效。这种情况下，1553B总线模块上电不能正常复位启动，造成了上电后主机不能初始化1553B总线模块的故障现象。

3 处理措施

通过以上分析，故障的根本原因是上电复位信号 MRES信号上接的C4电容，导致了上电复位信号异常，产品不能正常启动，实施去掉电容C4，同时在元器件替代验证应透彻分析，充分验证，从技术和管理上彻底消除该故障。

4 结束语

通过消除1553B总线模块上电复位信号的抖动，解决了上电起动异常问题，同时在类似产品元器件替代验证中，应充分考虑元器件各种参数变化和影响，验证充分，使得机载计算机系统功能、性能达到稳定可靠。

[1] 黄波.1553B总线控制系统时间同步设计[J].航天控制, 2008,26(6):70-73.

[2] 马文波,郑宇平.关于单片机不能正常上电复位的解决办法[J].中国科技信息,2006,(6):123-124.

[3] 解维坤.基于 ATE的 FPGA测试[J].电子与封装,2009, 9(12):17-19.

[4] 张京晶,程甘霖,包斌.基于FPGA嵌入式的PROM接口实现[J].电子测量技术,2013,36(1):75-78.

Analyze and solve about last electricity start abnormal of 1553B data bus

When the airborne computer at system up time, the 1553B data bus appear the start abnormal condition。Analysis from the aspect of break down mechanism, the cycle time logic and reset electric circuit,test several times about the wave of the signal under normal,high and low temperature environment,After analyze,the reason for the abnormal was caused by an electric capacity in the wire reply an electric circuit up,the electric capacity caused the signal of start upset rise slowly,and also create trembles,and then the 1553B data bus show abnormal. Adopt valid measure to this kind of phenomenon, the cancellation break down.

Reset electric circuit;last electricity start;signal trembles

TP3

A

1008-1151(2015)06-0010-03

2015-05-11

航空基金项目（2006ZC31002）。

曹兴冈（1977－），男，陕西户县人，中国航空计算技术研究所高级工程师，研究方向为计算机应用。