工程硕士“可编程器件应用”课程的教学探索

袁宇丹，吴桂兴，李 曦

(1．中国科学技术大学苏州研究院，江苏 苏州 215123;2．中国科学技术大学软件学院，安徽 合肥 230051)

0 引言

随着集成电路技术的迅速发展，可编程器件应运而生，尤其是FPGA(现场可编程逻辑门阵列)，已发展为电子领域的一个热点，广泛应用于航天航空、通信电子、工业控制等领域。可编程技术也成为电子类相关技术人员的一项必备技能。为适应产业发展、弥补人才缺口，很多高校开设了与可编程器件相关的课程。

以中国科学技术大学软件学院为例，该学院作为一所国家示范性软件学院，以培养和输出高层次实用型人才为己任，以国内外信息产业的发展情况和人才需求为考量，开设了嵌入式系统设计专业，并把“可编程器件应用”作为该专业的工程实践专业课程［1］。

目前，已有相关学者进行了该课程的教学研究，但研究方向主要集中在该课程的教学内容、教学方法、实验平台等方面［2－4］，具体探讨工程硕士教学的文献尚不多见。

本文结合工程硕士的特点，从教学内容、教学过程和实验环节三方面，探讨工程型人才培养过程中提高教学质量的途径。

1 合理安排教学内容

“可编程器件应用”是一门专业性和应用性很强的课程，它以数字电路和硬件描述语言为基础，要求学生了解FPGA的结构和工作原理，熟练运用硬件描述语言，充分利用硬件资源设计出合理的数字电路系统。而工程硕士研究生跨专业现象十分普遍，基础知识存在较大差异，这给教学带来了巨大的挑战。

以中国科学技术大学软件学院2013级“可编程器件应用”选课学生为例，本科专业为计算机类的学生占15%，电子信息类的学生占36%，电气和自动化类的学生占28%，其他理工类的学生占20%，非理工类的学生占1%。所以，合理安排教学内容显得尤为重要。针对以上特点，本课程的教学主要包括以下内容。

1.1 可编程器件基本知识

课程通过介绍可编程逻辑器件的发展、分类以及FPGA的结构、工作原理和应用，使学生对可编程器件有一个大致的了解。

1.2 数字电路基础知识和Verilog HDL语言

考虑到大部分学生电路基础知识较差，在课程初期，先回顾逻辑门、卡诺图、组合逻辑模块、锁存器、触发器、有限状态机等基础电路知识和Verilog HDL语言的基本语法，为后续课程进行铺垫。

1.3 FPGA设计流程

课程详细讲解FPGA设计流程中的各个步骤——确定技术指标、设计输入、功能仿真、逻辑综合、设计实现(转换、映射、布局布线)、时序仿真、下载与调试，使学生从理论上掌握FPGA的设计流程。

1.4 FPGA时序约束和时序分析

时序是FPGA设计中的一个重要内容，也是该课程的重点和难点。时序关系的正确与否决定着设计的成败。本课程通过讲解时序概念、时序路径类型、时序约束种类和语法、时序分析器，加深学生对时序的认识和理解，帮助他们提高自身的设计能力。

1.5 FPGA开发实例

选取与产业紧密联系的FPGA开发实例，在课堂上演示完整的开发过程，并且讲解开发过程中涉及的每一个知识点，帮助学生形成完整、系统的知识体系。

2 灵活组织教学过程

工程硕士研究生在校学习时间为1年，这期间课程多、任务重，而该课程的教学内容多、教学课时有限。为让学生迅速掌握FPGA的理论知识和基本应用，教师在上课时需要根据不同的教学内容，采用不同的教学方法，活跃课堂气氛，激发学生学习兴趣，来提高课堂教学质量。

2.1 案例教学法

在介绍数字电路和Verilog语言时，采用案例教学法。比如，以设计交通信号灯为例，教师可以详细讲解整个设计过程，从确定输入和输出端口、状态机转换图和转换表、状态编码，到电路设计、编写Verilog代码、仿真验证等，使学生从设计身边熟悉的事物过程中掌握基础知识。

2.2 比较教学法

教师可以采用比较教学法来介绍FPGA设计流程。对FPGA与ASIC的设计流程进行比较，教师在教学时强调它们之间的异同，并指出它们之间的差异是由各自特点决定的。这种教学法不仅使学生掌握了FPGA的设计流程，而且加深了学生对FPGA特点的认识和理解。

2.3 自主学习与课堂教学相结合

针对课程的重点、难点，教师以课后作业的形式布置学生预习新课，学生通过自主学习了解基本概念，这有助于培养学习兴趣，提高学习的积极性和主动性。例如，在讲解时序这个知识点之前，教师可以给学生布置以下几个问题:什么是时间裕量?时序路径有哪几种?各种时序路径分别需要满足什么条件?

3 分层次设计实验环节

可编程技术不仅要求具备基本的理论知识，而且需要丰富的实际技能。然而，工程硕士研究生的基础知识和动手能力参差不齐，故任课教师需要紧密结合理论知识，分层次设计实验环节，逐步提高学生理论与实践相结合的能力，以及培养他们的专业技能和动手能力。

该课程以Xilinx Virtex-5 FPGA开发板作为实验平台，实验主要包括以下内容。

3.1 ISE设计流程

给学生提供一个计数器的Verilog代码、正确的用户约束文件和IO配置文件，要求学生使用Xilinx ISE集成开发环境完成整个设计流程，再把数据流下载到开发板上观察LED灯的闪烁情况。

3.2 逻辑综合

给学生提供常用电路模块的Verilog代码，要求学生使用Synplify Pro和XST 2种综合工具，并采取不同的综合策略对电路进行综合，以此加深学生对RTL级电路结构的认识和理解。

3.3 时序约束与时序分析

给学生提供一个计数器的Verilog代码和需要改进的用户约束文件，要求学生学会使用时序分析器来完成时序分析、查看分析报告、找到造成时序违反的原因并将其纠正。

3.4 异步FIFO的设计与实现

要求学生使用Verilog语言，经过功能仿真、逻辑综合、布局布线、时序分析等一系列设计流程，设计1个异步FIFO，并对其速度、面积、功耗进行优化。其中，前3个实验属于验证型实验，最后1个实验属于设计型实验。这样的安排有助于学生通过不同层次的实践，逐步实现从单一的技能训练到综合的实践创新的转变。

4 结语

嵌入式系统设计专业的工程硕士研究生作为电子工程设计领域的主力军，只有掌握了可编程技术才能跟上当前电子技术的发展步伐。为此，针对工程硕士的“可编程器件应用”课程改革是一项长期而艰巨的工作。只有不断深化教学内容、教学过程和实验环节改革，才能培养出与可编程技术发展现状相适应的高素质应用型人才。

［1］中国科学技术大学软件学院，中国科学技术大学研究生院．创新的全日制软件工程硕士培养探索之路［J］．学位与研究生教育，2010(2):13 －16．

［2］张黎，李明，宋文龙，等．FPGA入门级教材内容的探索与实践［J］．中国电力教育，2014(21):113－114．

［3］周莉莉，周淑阁，井娥林．FPGA课程教学方法的探讨与研究［J］．实验室科学，2013，16(3):65 －66．

［4］刘莉宏．基于可编程器件的实验平台的设计与实现［J］．北京工业职业技术学院学报，2014，13(1):32－37．