倒计数法测频的原理与实现

2014-10-23周敬，石雄

武汉轻工大学学报 2014年3期

周敬，石雄

(1.乌鲁木齐市供电公司安全质量监察部，新疆乌鲁木齐 830011;2.武汉轻工大学电气与电子工程学院，湖北武汉 430023)

倒计数法测频是频率测量的方法之一，和计数法相比，它的相对误差和被测信号的周期无关;和游标内插法相比，它的电路结构要简单得多、成本也低很多，因此倒计数法测频在很多场合得到了广泛应用［1］。

某型警戒雷达的自动频率控制系统中［2］，在发射脉冲持续期间，将频率未知的发射脉冲与频率已知的当前本振信号混频后取下中频，进行必要的滤波、放大后通过比较器整理成方波。取该方波序列中的Nx个周期形成计数区间，控制由74F161组成的高速TTL计数器在该计数区间内对100 MHz的标准方波进行计数，将计数结果通过373锁存器锁存后由单片机读入［3］，经计算后即可得到当前这个发射脉冲的实际频率。单片机再根据测量结果控制由DDS芯片组成的本振信号合成器，使本振信号频率跟踪发射信号频率的变化，从而保证中频信号的稳定，为雷达接收机进行后续的信号处理奠定基础。

1 倒计数法频率测量原理

计数器用于测量时，通常是在给定的一段时间T内对信号(周期为Tx，频率为fx)计数，如图1所示。当T未知、Tx(或fx)已知时测量的是时间T，称为测时模式，而T已知、Tx(或fx)未知时测量的是频率(或周期)，即为测频模式。

测频模式时，当计数器计数结果为N时，则频率测量结果为:

测量者在选定T时通常选秒或其它十进制时间单位，如10 s、10 ms，这样便于后续的计算。这样的测量存在一定的量化误差，被测信号周期Tx与T之间的数学关系可以用式(2)和式(3)描述:

相对误差对于测频模式来讲具有更重要的意义，计数法测频的最大相对误差为±Tx/T，它与Tx成正比，当Tx与T相近时，误差就很大［1］。

计数法测量的误差源|τ1－τ2|取决于计数脉冲To(或Tx)。测时模式中对一个已知的f0计数，T0可以设计得很小，从而使|τ1－τ2|也很小;而测频模式中对Tx进行计数时，Tx是被测的，无法控制这个量，于是测频过程中引入了一个不确定的误差源。

倒计数法测频就是在吸收测时模式的优点基础上设计的，它与基本测频模式相反，计数区间T’由被测信号的Nx个周期形成，即T’=Nx·Tx，在 T’时间内，由计数器对时间标准f0计数。这样，测频就转变为测量门宽T’，而T’的最大量化误差为T0，Tx的最大量化误差是T0/Nx，Nx根据需要选定，一旦确定一般不再更改。具体测量时，先由控制电路产生一个宽度为T'的脉冲，由这个脉冲的前后沿来测定被测信号，即有Nx·Tx≈N·T0，N为计数器的计数结果。图2为其时序图。

图1 计数器基本测量方法

图2 倒计数法频率测量时序

2 倒计数频率测量电路

某型米波雷达的发射脉冲的宽度是13 μs，采用单级振荡式发射机，第一中频频率为30 MHz，稳定工作时发射频率与本振频率的差应该是准确的30 MHz。倒计数频率测量模块将在脉冲持续期间对第一中频进行测量，由于本振频率已知，即能测得发射频率。图3是某型雷达自动频率控制系统的组成框图，其中除DDS本振合成器和高稳时标外的其余部分即是频率测量电路，高稳时标电路采用100 MHz恒温晶体振荡器产生系统所需要的高稳定度(10－9)时间基准方波。

信号处理电路将雷达发射脉冲下变频后进行滤波、整形，得到整理成方波的中频信号。混频器选用AD831，整形器选用MAX961。

图3 某型雷达自动频率控制系统的组成框图

脉冲雷达的每个重复周期通常以触发脉冲为起始标记，触发脉冲触发调制器进而打开发射机产生发射脉冲，相应地，倒计数测频模块亦以触发脉冲作为模块工作循环的起始标记。

考虑到发射机工作于脉冲状态，每个发射脉冲的前沿和后沿(起振和停振)中振荡不稳定，所以取脉冲中间的10 μs作为测频区间，即取300个脉冲的持续时间形成计数区间。在电路设计上使用第八个脉冲的上升沿打开计数器，第308个脉冲的上升沿关闭计数器。308的二进制值为100110100，在电路上选用4输入与非门74F20，四个输入端分别接161计数输出的第二、第四、第五、第八位，输出即是计数器T的关闭信号。当这4位同时为1时即计到第308个脉冲，4输入端与非门变为0，关闭计数器T。完成一次测量、CPU读入测量结果后会将计数器T清零，这将导致4输入端与非门的4个输入均为低电平，其输出必转换为高，即打开了161计数器两个控制端中的一个，只等另一个控制端也变高电平就开始计数。

为防止出现发射脉冲不稳定，计数器无法计到第308个脉冲，采用74LS221单稳态定时器定时12 μs，即计数时间达到12 μs电路将强制关闭计数器，既避免系统长期等待中频方波信号导致死机，又保证不影响到下一周期的测量。

计数器T可以用74LS161级联计数［4］，而计数器T0由于时钟频率为100 MHz的方波必须选用74F161。F系列的TTL芯片能够工作到100 MHz以上的时钟频率，LS系列等计数频率一般不超过50 MHz。T的最大计数值为300，所以需要三片161计数器级联，级联以后由最低位的161的CET、CEP端控制计数器的开关，两端同时为高电平时计数器开始计数，任何一端位低电平计数器即停止。

为保证计数结果能及时保存并与单片机的数据总线连接，为计数器设计了由LS373组成的缓存电路，每次关闭计数器的同时将计数器计数结果锁存到LS373，CPU读该计数结果时分低8位和高4位分别读取。

测频电路的工作过程是:当雷达触发脉冲到来时，时序控制电路打开计数器T，发射脉冲经下变频、滤波、整形转换成TTL方波作为计数器T的时钟，当计数器T计到第8个脉冲时，时序控制电路打开计数器T0，T0开始对高稳定时标计数;当计数器T计到第308个脉冲时，时序控制电路关闭计数器T和T0，并通知单片机已经完成一次频率测量，单片机取走测量结果，并对硬件电路复位准备下一个周期的测量。图4为测频电路的简略时序图。

图4 测频电路的简略时序图

在正常工作时，发射脉冲与本振信号下变频的输出频率应该是准确的30 MHz，在10 μs的测频时间内有300个脉冲，高稳定的时标的频率是100 MHz，T0=10 ns，相应的 Tx的最大误差是 T0/300=1/30 ns，据此可计算出测频的分辨率是30 kHz，相对于雷达中频放大器接近1 MHz的带宽而言，此指标已经完全满足雷达系统的要求。该电路实际测量结果达到了使雷达第一中频信号的误差小于等于30 kHz的效果。