RS485总线几个关键参数的理论研究

赵 亮

(大连理工大学 建设工程学部, 大连 116024)



RS485总线几个关键参数的理论研究

赵 亮

(大连理工大学 建设工程学部, 大连 116024)

最大负载、终端电阻、偏置电阻是感知层RS485总线的3个关键参数，本文通过建立RS485总线的等效电路模型，采用电流流向法对偏置电阻的理论值进行求解，进而分析了其对总线最大负载和终端电阻的影响,为RS485总线的应用提供了理论基础，具有很高的实用价值。

现场总线；RS485；偏置电阻；终端电阻

引 言

RS485总线采用差分平衡数据传输方式，具有较强抗干扰性能，以其布线简单、工作稳定可靠、成本低的优势在照明系统、环境监测、电力监控、能耗监测等多个领域取得了广泛的应用[1-6]。最大负载、终端电阻及偏置电阻是RS485总线的几个关键参数，直接关系到系统的稳定性，但目前很少有文献对其进行深入的理论分析，针对RS485总线的理论研究主要集中在总线的通信协议[7-9]以及故障检测[10-11]两个方面,本文通过电流流向法对这三个关键参数进行了求解，并分析了相互之间的影响。

1 最大负载

接口标准中通过引入单位负载的定义对最大负载作出描述，如图 1所示，通过4个点(-7 V、-3 V、5 V、12 V)对单位负载进行约束。接口电压工作在12 V时，输入电流必须小于1 mA；接口电压工作在5 ～12 V区间时，输入电流必须为正方向；接口电压工作在-7 V时，输入电流必须小于-0.8 mA；接口电压工作在在-7～-3 V区间时，输入电流必须为负方向，如式(1)所示。

(1)

图 1中两条斜线段包含的区域定义了输入电阻的取值范围，利用式(2)计算输入电阻最小值为10.56kΩ，实际应用过程中，一般采用12kΩ电阻作为单位负载的输入电阻，标准指出，在此种情况下RS485总线的最大负载为32个。

(2)

图1 RS485总线单位负载

随着芯片工艺的不断发展，目前已经可以制造出1/2单位负载、1/4单位负载、1/8单位负载的RS485芯片，几款典型的芯片及其支持的最大节点数目如表 1所列。

表1 RS485单位负载与最大节点

2 终端电阻

由传输线理论可知，电信号在通信电缆中传播过程中，如遇到线缆阻抗(线缆的特性阻抗是指电阻、电容抗、电感抗的向量和)不匹配或者不连续的情况，就会产生信号反射。信号反射将会导致信号传递失真，造成误码率的升高、传输线距离的缩短等危害, 如图 2(a)所示。为消除信号反射的影响，要求负载阻抗与传输电缆的特性阻抗相等。消除这种RS485信道中信号反射的方法，就是尽量保持传输线阻抗连续，实际工程中常在电缆线的末端跨接一个与电缆的特性阻抗同样大小的终端电阻，以此减小信号反射，此时所有能量都被负载所吸收，如图 2(b)所示。

图2 标准网络中终端电阻的接法

标准RS485传输线缆的特性阻抗是120 Ω，为消除信号反射，需要在总线两端接入120 Ω匹配电阻，也称其为终端电阻。终端电阻的安装位置直接影响到总线的可靠性，对于标准的RS485总线网络，需要在总线的主控端、最远从端分别接入终端电阻，如图 3(a)所示；在含有RS485中继器的网络中，如图 3(b)所示，需要在中继器的出入口以及总线的最远从两端分别接入终端电阻；在含有RS485集线器的网络中，如图 3(c)所示，需要在集线器的出口以及每个支路的最远从端分别接入终端电阻。

图3 不同网络中终端电阻的接法

3 偏置电阻

RS485总线定义了接收器的门限电压为±200 mV，当差分输入电压VAB≥200 mV时，输出高电平，总线逻辑1；当VAB≤-200 mV时，输出低电平，总线逻辑0；当-200 mV≤VAB≤200 mV时，总线输出状态处于随机状态。如图 4所示，RS485总线以低电平作为起始位。当总线空闲时，如果输出为低电平，总线上的从端设备误以为这是一帧数据的起始，并试图读取数据内容，但由于总线空闲并没有数据发送，将不会出现停止位，导致总线一直被“占用”，严重时将导致总线通信瘫痪。

图4 RS485总线数据传输

图5 含有偏置电阻的RS485网络

为了避免这一现象的发生，可以在RS485总线的A、B线上加入偏置电阻RB，保证空闲状态下通过强制将总线拉高，使总线电平维持在一个确定高电平的状态。加入偏置电阻的RS485网络如图 5所示，加入偏置电阻之后对总线电流产生了一定的影响，为计算偏置电阻的大小，将偏置电阻网络的等效电路图如图 6所示。其中，RIn为所有连接在总线上的设备等效输入电阻，RS485标准定义输入电阻为12 kΩ时，总线可以支持32个末端设备，其最小共模输入电阻为：

(3)

加入偏置电阻之后，RB与RIn并联后的阻值应等于总线共模输入电阻，即：

RB‖RIn=RCM

(4)

式中“‖”表示电阻并联。或者通过下式表示：

(5)

RB为总线的偏置电阻，RT1与RT2为总线的终端电阻，未加入偏置电阻之前，RT1与RT2的阻值相等；加入偏置电阻之后为了保证电路对称性，RT2与2个偏置电阻RB并联后阻值应等于RT1：

RT2‖2RB=RT1=Z0=120 Ω

(6)

以A、B两点，分别建立电流流向图,如图 7所示。左侧为A点对应的电流流向图，实线部分表示A点的流入电流，虚线部分表示从A点流出电流；右侧为B点电流流向图，实线部分表示B点的流入电流，虚线部分表示从B点流出电流。分别建立A、B两点的电流方程。

A点电流方程：

(7)

B点电流方程：

(8)

图7 偏置电阻网路电流流向图

分别利用式(7)和式(8)进行A、B两点的电压求解得：

(9)

(10)

式(9)减去式(10)得：

VAB=VA-VB

(11)

对式(11)进一步化简可得到：

(12)

采用单5V(±5%)电源供电，最差情况供电电压VS(min)=4.75V，总线门限电压VIT=200mV，总线上的差分噪声干扰电压VN一般小于50mV，则

VAB=VIT+VN=200mV+50mV=250mV

(13)

由式(6)可得：

(14)

将式(5)、式(14)代入式(12)，得：

(15)

进一步对式(15)化简求解得：

RB=556 Ω

(16)

(17)

(18)

加入偏置电阻之后虽然保证了RS485总线的稳定性，但同时也降低了总线的最大节点数量，未加入偏置电阻之前，总线的等效输入电阻等于共模输入电阻，RIn=RCM=375 Ω，加入偏置电阻之后，总线的等效输入电阻RIn=1.18 kΩ，总线的最大负载变为10个，如下式所示，对应的不同单位负载的总线最大节点数目变化如表 2所列。

(19)

通过式(5)可知此处求得的偏置电阻取值为最小值，为保证RS485总线正常通信，要求输出高电平时差分输入电压必须满足VAB≥200 mV，因此存在最小驱动电流，可以利用限流法对偏置电阻的最大值进行求解。

如图 6可知，在不考虑总线负载的情况下，两个偏置电阻与RT2并联之后的阻值为120 Ω(传输线特性阻抗)，再与RT1并联后为60 Ω。则总线的差分总负载可以表示为：

(20)

为保证空闲状态将总线拉至高电平(200 mV)，对应的最小偏置电流为：

(21)

提供最小偏置电流对应的最大偏置电阻阻值为：

(22)

进一步可以求得偏置电阻的最大值为：

(23)

其中，差分总负载RDiff与总线负载个数有关，当总线负载越大时，对应的偏置电阻最大值越小，二者的关系如图 8所示。

图8 偏置电阻最大值与总线负载节点数的关系

结 语

[1] 苗强，何凤有，邓世建，等.基于RS485总线的变电所监测系统设计[J].仪器仪表学报，2006(S1):909-910.

[2] 徐辉，李敬兆，汤文兵，等.基于RS485总线的煤矿井下排水监控系统[J].矿山机械，2012(8):105-108.

[3] 蒋政宏.基于RS-485总线的水轮机温度监测系统[J].电力自动化设备，2011(5):130-133.

[4] 韩慧.基于RS-485总线的温室环境监测系统[J].仪表技术与传感器，2012(3):60-61.

[5] 王鹏鹏，刘振兴，邓洁.基于RS-485总线技术的DALI照明系统的设计[J].照明工程学报，2012(1):107-111.

[6] Jorge A, Guerreiro J, Pereira P, et al.Energy Consumption Monitoring System for Large Complexes[J] IFIP Advances in Information and Communication Technology, 2010,314:419-426.

[7] 耿立中，王鹏，马骋，等.RS485高速数据传输协议的设计与实现[J].清华大学学报:自然科学版,2008(8):1311-1314.

[8] 李成，王鹏，丁天怀，等.RS-485总线的高速串行远距离数据传输[J].清华大学学报:自然科学版,2009(5):684-687.

[9] 冯子陵，俞建新.RS485总线通信协议的设计与实现[J].计算机工程,2012(20):215-218.

[10] 崔三俊，李成海，徐欣中.RS-485总线短路故障检测技术研究[J].计算机工程与科学,2010(12):149-151.

[11] 田卫.RS-485总线分支线短路故障检测技术[J].微电子学与计算机,2011(4):176-179.

赵亮(博士研究生),研究方向为建筑能源系统物联网、网络通信、现场总线技术。

参考文献

[1] 黄丽. 百万门级专用集成电路的FPGA验证[D]. 西安：西安电子科技大学，2007:1-6.

[2] 傅永杰. 关于FPGA在ASIC设计中的作用问题探讨[J]. 今日电子,1996(2).

[3] 全国金融标准化技术委员会. 中国金融集成电路(IC)卡规范第二部分：电子钱包/电子存折应用规范[M]. 北京: 中国金融出版社, 2010: 19-38.

[4] 周宏华，李树国，周润德. 高安全性的智能卡芯片结构与设计[J]. 清华大学学报, 2003,43(4).

[5] Xilinx. Virtex-5 FPGA User Guide. , 2009: 25-36.

[6] Akihiro Higashi, Kazuhide Tamaki, Takayuki Sasaki.Verification Methodology for a Complex System-on-a-Chip[J]. FUJITSU Sci. Tech. J.,2000(6):24-30.

陈博(硕士生)，主要研究方向为芯片验证、测试和嵌入式系统设计；于忠臣(教授)，主要研究方向为SoC设计和嵌入式系统。

(责任编辑：高珍 收稿日期：2013-12-28)

Theoretical Study on Key Parameters of RS485 Field Bus

Zhao Liang

(Faculty of Infrastructure Engineering, Dalian University of Technology, Dalian 116024,China)

Maximum load, terminal resistor and bias resistor are three main parameters of RS485 field bus, which directly influence the stability of the system. This paper adopts the current flow method to solve the theoretical value of bias resistor based on the equivalent circuit model of RS485 field bus, and further analyzes the influence on the maximum load and terminal resistor. The research result offers a theoretical basis for the application of RS485 filed bus and is very useful in many applications.

field bus; RS485; bias resistor; terminal resistor

TP274

A

珍

2014-01-03)