基于FPGA的点阵显示电子计时器设计

2014-08-23汪小会

电气电子教学学报 2014年1期

汪小会

(解放军电子工程学院401教研室，安徽合肥 230037)

为了使学生了解可编程逻辑器件FPGA这项新技术，解决数字电子技术实验系统性内容受实验单元教学课时制约以及设计性内容受实验室元器件储备条件限制的问题。我们尝试将数字电子技术实验与可编程器件应用相结合，在保留并规范传统内容的基础上，联系工程应用背景知识，对数字电路实验的内容进行整合，结合门电路、译码器/数据分配器、数据选择器、计数器和存储器等应用，设计了基于FPGA的点阵显示电子计时器［1］。该设计方案以“数字电子技术”和“可编程逻辑器件应用”课程相关知识为切入点，贯穿了数字逻辑功能器件的基本原理和应用方法。设计方案在FPGA器件上实现，采用图形输入方式，由“数字电子技术”课程介绍的基本模块构成。

1 设计任务要求

电子计时器是一个以8×16的LED显示屏显示24小时制模式的时、分装置，其要求如下:

(1)每个数字显示采用7×3形式，小时、分钟十位与个位数字之间空一列;

(2)小时与分钟之间分隔用上下两个点且每秒闪动(亮、暗各一次);

(3)时间调整时，调整由左至右(小时十位、小时个位、分钟十位及分钟个位)数码循环进行，待调的数字闪动。

所需的时钟信号电2MHz晶体振荡器产生，“校准/计时”选择由逻辑开关控制，“调整移位”和“校准脉冲”由按键控制。

本课题在FPGA的开发环境QuartusⅡ中进行，采用学生熟悉的逻辑符号设计方式。在QuartusⅡ图形文件编辑过程中，输入器件型号即可调出所需器件。对学过“数字电子技术”课程的学生而言使用非常方便。由于QuartusⅡ的基本元件库囊括了所有中规模集成器件，具有兆功能函数库中的参数化模块，含有所有数字逻辑功能器件［2］。这些参数化功能模块的输入、输出以及各种控制方式都可由用户设定，比如存储器的字长和字数等。学生的设计基本不受器件资源的限制，能够实现真正意义上的自主设计。

2 系统电路设计方案

2.1 电路实现方案

本系统是一个用八个行控制信号和十六个列控制信号来控制LED点阵的显示装置。系统组成的模块电路有:①八路序列信号产生器;②测量小时状态的24进制加法计数器;③测量分钟状态的60进制加法计数器;④校时/计时控制电路;⑤每位数字所需的列控信号，以ROM来实现;⑥晶体振荡器产生的信号经分频形成秒信号、分钟信号和序列信号产生器的时钟信号;⑦小时与分钟之间的分隔点(两个点每秒闪动一次)电路。

图1是系统总体框图，序列信号产生器至点阵显示屏的信号是行扫描信号，ROM和闪动分隔点产生电路信号是点阵显示屏的列控制信号。系统工作时在行扫描信号为高电平(每个时刻只有一行为高电平)时，各列根据对应点的亮与暗情况给出低电平和高电平。

图1 系统总体框图

2.2 序列信号产生电路

点阵显示屏是由8×16只LED组成，每列十六只LED，设置成八行，每行LED阳级相连接、每列LED阴级相连接，显示屏由八个行控制信号、十六个列制控信号控制工作［3］。某个LED点亮需在该管子相连的阳级那行提供高电平，与其相连的阴级那列提供低电平，序列信号由74161和74138及反向驱动器(在外围电路中)产生，电路如图2所示。时钟脉冲由2MHz连续脉冲分频产生1kHz信号。

图2 序列信号产生器电路图

2.3 列控制信号产生电路

列控制信号要根据行扫描信号为高电平时设定，需要点亮的点所对应的那列信号为低电平，否则为高电平。对于不同的数字，点亮的点是不一样的。这里用ROM来实现列信号，ROM的地址信号是小时/分钟计数器BCD码和图3序列信号产生器中计数器74161输出A2，A1和A0，输出数据作列控制信号。如数字“0”从上至下的列控信号设定为111，000，010，010，000，010，010 及 000，其它数字类似处理。ROM地址位七位，输出数据三位。系统用四个ROM模块分别作小时十位、小时个位、分钟十位及分钟个位显示的列控制信号。ROM电路从略。

小时与分钟之间分隔点那列从上至下用第四和第六个点显示且每秒内有一次亮、一次暗过程，可用第四行扫描信号X3和第六行扫描信号X5作与非运算后再与1Hz信号作与非运算。这样处理后此列由上至下第四和第六个点闪动，其它点处于熄灭状态，不亮的列控制信号设置为高电平。电路如图3所示。