切换式LED驱动电路电磁干扰对策

徐华

摘要：讨论了EMI测量方法，分析了切换式LED驱动电路的EMI成因，给出了抑制EMI的对策。

关键词： 切换式驱动电路；EMI

中图分类号：O44 文献标识码：A 文章编号：1009-3044（2014）13-3135-04

Countermeasures for Electromagnetic Interference of LED Switch Type Drive Circuit

XU Hua

（Xiamen Kerun Electronic Technology Co. Ltd，Xiamen 361006，China）

Abstract： The paper discussed measuring method of EMI， analyzed the cause of LED switch type drive circuit and offered strategies of restraining EMI.

Key words： switch type drive circuit； EMI

1 概述

电磁干扰（Electromagnetic Interference简称EMI）是干扰电缆信号并降低信号完好性的电子噪音，有传导干扰和辐射干扰两种。传导干扰是指通过导电介质（实体的电源线或信号导线）把一个电网络上的信号耦合到另一个电网络， 有机会干扰同一电源线的电气设备；辐射干扰是指由于电场/磁场耦合效应使干扰源通过空间把其信号耦合（干扰）到另一个电网络，有可能干扰附近的电气设备或影响人体健康。传导性EMI通常发生在较低之频段，而辐射性EMI噪声的频率通常较高。

此外，EMI的形成又可分为共模幅射（CommonMode）和差模幅射（DifferentialMode）两类。共模幅射包括共地阻抗之共模干扰（Common-ModeCoupling）和电磁场对导线的共模干扰（Fieldtocable/traceCommon-ModeCoupling），前者是因杂讯产生源与受害电路间共用同一接地电阻所产生的共模干扰；后者则为高电磁能量所形成的电磁场对设备间之配线所造成的干扰。至于差模幅射，常见的是导线对导线的差模干扰（CabletoCableDifferential-ModeCoupling），干扰途径为某一导线内的干扰杂讯感染到其他导线而馈入受害电路，属于近场干扰的一种。

LED是一种低电压直流驱动器件，实际应用中需要把输入电源转换成恒流源。就目前电子技术的发展水平，市面上以切换式转换器为LED驱动电路的主流。

切换式转换器主要通过功率晶体管及相关组件的导通与截止，调节其输出的电压或电流（功率），达到电能转换的功效。然而，功率晶体管在导通与截止切换时，往往会产出可观的高频噪声。此高频噪声除了会造成能量的耗损以及干扰电路动作外，也会形成电磁干扰。因此，如何降低EMI，就成了设计切换式LED驱动电路必须面对的重大课题。

2 EMI成因

EMI主要是由电路上瞬间变化的电压或电流信号产生，其大小视单位时间电压变化率（dv/dt）或电流变化率（di/dt）而定，通常越大的dv/dt或di/dt会产生越大的EMI噪声。在切换式LED驱动电路中，主要的EMI噪声来自于功率晶体管、磁性组件、二极管等功率型开关组件。因此，如何降低各组件、各电路节点或回路上的dv/dt或di/dt，是EMI对策的首要之务。除此之外，还要注意电路上的电场及磁场的耦合路径，通常dv/dt较大的电路节点或组件，电场耦合效应比较明显；di/dt较大的电路节点或组件，则会有较大的磁场耦合效应。因此，必须仔细规划PCB Layout及组件摆放位置，以期能将电场/磁场耦合效应辐射降到最小，减少EMI噪声的传导或辐射。另一方面，实际电路上由于非理想组件、PCB Layou及系统架构所产生之非理想性寄生组件（杂散电感及寄生电容），对EMI影响也不容小覰。所以，在EMI对策时，也必须掌握非理想性寄生组件的特性，才能对症下药降低非理想性寄生组件的影响，进而降低EMI噪声。可以认为EMC问题的研究就是对干扰源、耦合途径、敏感设备三者之间关系的研究。

上述有不少EMI的设计考虑及观念为通用法则，并不受限于切换式LED驱动电路的架构。亦可应用于其他不同架构的LED驱动电路，理论上也会有相同的效果或趋势。

3 EMI量测方法

在EMI量测方式上，可分成传导型EMI量测及辐射型EMI量测。

图1为传统单相三线式的传导性EMI量测系统，图上噪声由电源传输阻抗稳定网络（LISN）取出以后，再以EMI噪声测试接受仪（Test Receiver）或频谱分析仪（Spectrum Analyzer）进行量测。在这个系统中，共模噪声电流CM是由同时流过两条电力线Line（L）、Neutral（N），会合流至接地线（Ground）之噪声电流分量所组成；差模噪声电流DM则是流经L和N两线之间而不流经过接地线之噪声电流分量。

图1 单相三线式传导性EMI量测系统

相较于传统单相三线式的电力系统，在通用照明的应用中（例如LED球泡灯、LED T8灯管、LED嵌灯等），大多为单相二线式的电力系统。因此，其传导性EMI量测系统修正如图2所示

图2 单相二线式传导性EMI量测系统

比较图1及图2，两种量测系统最大的差异在于待测物是否直接连接到接地线。因此，两系统的差模噪声分量相当，但共模噪声分量将明显不同，即所量测到的传导型EMI噪声不会相同。此外，在传统单相三线式的系统中，由于待测物直接连接到地，可同时使用接地Y电容及共模电感（Common Mode Choke）抑制共模噪声；而在单相二线式系统中，因为待测物没有直接连接到接地线，所以仅能使用共模电感抑制共模噪声。

图3 辐射性（Radiated）EMI量测系统

图3是辐射性（Radiated）EMI的量测系统架构的简单示意图。参考IEEE-299-1997和MIL-STD-285等标准之辐射EMI测试隔离室，依不同频率范围可将辐射EMI测试隔离室分为磁场屏蔽（低阻抗场），电场屏蔽（高阻抗场），平面波电磁场屏蔽和微波屏蔽等不同的屏蔽效益（SE）。其测量仪器基本配备为：EMI噪声测试接收仪或频谱分析仪、接收天线（棒状天线、环路天线、对数螺旋天线、喇叭天线等）、置放待测物的木桌、旋转装置及电源供应器。另由于各测试仪器也会产生一定程度的EMI噪声，为了保证测试的准确性，CISPR16要求测试仪器的干扰量至少需比待测物的EMI噪声小20Db，且比所依测试法规限制小40dB.各测试仪器屏蔽效益至少要有60dB，测试仪器接入测试系统后，既不可改变待测物的工作状态，也不可对待测物有分压分流效应，测试仪器本身的干扰耐受性也应远低于可能受到的干扰量。此外，也要求测试仪器的精确度必须符合：电压测试时误差不超过正负2 dB，场强测试时误差不超过正负3 dB。

4 降低EMI对策

依LED驱动电路的输入电源特性及架构，可将其再细分为交流转直流（AC-to-DC）与直流转直流（DC-to-DC）以及隔离式与非隔离式。其中，尤以非隔离降压式转换器以及隔离返驰式转换器为最常见的切换式LED驱动电路。

图4及图5分别为非隔离降压式LED驱动电路之电路架构简化示意图（将驱动IC以一脉冲信号源取代），以及工作于不连续导通模式（DCM）下各点理论波形；图6标示可能存在于电路上的寄生组件及dv/dt或di/dt较大的节点或回路。以下，将通过图4到图6来阐述降低EMI对策。

图4 非隔离降压式LED驱动电路示意

图5 非隔离降压式LED驱动电路理论波形图

图6 非隔离降压式LED驱动电路的dv/dt或di/dt及寄生组件示意

由图4及图5可看出，非隔离降压式LED驱动电路中各主要组件的动作及波形，并可再由上述观念推估出图6。图6中标示各电路中各dv/dt或di/dt 较大的节点或回路。其中，绿色的组件代表各节点对地的寄生电容及阻抗，也是主要的电场耦合路径；而橙色的组件代表各连接线或回路相对其他连接线、回路或空气的杂散电感（互感），亦为磁场耦合的主要路径。由图6可知，减少各节点对地的寄生电容及阻抗，或是降低各连接线或回路相对其他连接线、回路或空气的杂散电感（互感），都有助于抑制电场、磁场耦合效应，进而降低电路向外传导或辐射的EMI噪声。由于dv/dt及di/dt分别为单位时间电压变化率或电流变化率，在相同的电压/电流 （dv or di）之下，越高的信号频率则dt 越小，即dv/dt及 di/dt越大。因此，在设计EMI对策及PCB Layout时，除了着眼于电压/电流较大的节点或回路，也要特别注意较为高频的信号。一般切换式LED驱动电路中，较高频的信号为开关组件的驱动讯号、开关组件两端电压信号、飞轮二极管反向恢复时间（trr）、电感、变压器两端电压信号以及寄生组件所产生的谐振信号等等，在设计时都必须特别注意。因此，在PCB Layout、组件摆放规则及选择组件时，尽可能满足以下设计考虑：

1） 由于dv/dt会引发电场辐射到空中，等同于发射辐射电流流过空中的寄生电容，再流回到大地。可采取的对策除了缩小讯号本身的dv/dt外，还可以从降低寄生电容来着手。根据电子学及物理学的定义，电容的大小与两导体或导线间的距离成反比。因此，可以想办法降低dv/dt较大的节点面积，或增加dv/dt较大的节点对地的距离来缩小寄生电容、降低EMI噪声。

2） 由于dv/dt会引发磁场辐射效应，而形成辐射电流，通过大气到大地。可采取的对策除了缩小讯号本身的di/dt外，亦可从缩小杂散电感来着手。根据安培定律、法拉第定律及楞次定律，杂散电感（互感）的大小与两导体或导线间的感应面积成正比，两导体或导线间的距离成反比。因此，亦可以想办法缩小di/dt较大的节点的回路面积，或增加di/dt较大回路或走线的间距来缩小杂散电感（互感）、降低EMI噪声。

3） 由于传导型EMI的测试法规一般在150Khz的频率点开始限缩（包含FCC及CE），因此设计开关组件的驱动信号频率尽量不要超过150Khz，以确保将dv/dt或di/dt最大的驱动信号基频排除在传导型EMI测试法规的限缩点之外。

4） 选择漏磁较小的电感、变压器铁心（EE，EFD，RM或PQ等）。并仅于中柱的部分研磨气隙，以减少漏磁。亦可在电感、变压器绕制完成后，于铁芯接缝处以铜箔包覆，以达屏蔽的效果。

5） 绕制电感或变压器时，将di/dt屏蔽在铁心最内侧，达到屏蔽的效果。

6） 在不严重影响电路效率的前提下，可加入一些缓振的电路组件，例如：Snubber电路，旁路电容、磁珠或磁环等；或缩小开关组件的驱动电压/电流，以降低dv/dt或di/dt。

7） 在PCB Layout时，考虑dv/dt相对小的参考平面或走线包覆其他dv/dt或di/dt较大的平面或走线，有助于将EMI噪声屏蔽于系统内，减少EMI噪声向外辐射。

8） 缩短连接至电源端及负载LED端的连接线，以减少线材产生的寄生电容及杂散电感，进而降低电场/磁场耦合效应。

9） PCB Layout时，减少两平面或走线平行，以及缩小上下层板走线或平面的重叠面积，也可有效减小寄生电容及电感，进而降低电场/磁场耦合效应。

5 结束语

除了在设计电路及PCB Layout时，依循上述各点可有效降低EMI噪声外，慎选切换式LED驱动电路的控制IC对于EMI噪声抑制也有相当的帮助。近年来，已推出准谐振波谷切换（Quasi-Resonant Valley Switching）技术，可同时提升电路效率并降低EMI噪声，在此不再赘述。

图3 辐射性（Radiated）EMI量测系统

图3是辐射性（Radiated）EMI的量测系统架构的简单示意图。参考IEEE-299-1997和MIL-STD-285等标准之辐射EMI测试隔离室，依不同频率范围可将辐射EMI测试隔离室分为磁场屏蔽（低阻抗场），电场屏蔽（高阻抗场），平面波电磁场屏蔽和微波屏蔽等不同的屏蔽效益（SE）。其测量仪器基本配备为：EMI噪声测试接收仪或频谱分析仪、接收天线（棒状天线、环路天线、对数螺旋天线、喇叭天线等）、置放待测物的木桌、旋转装置及电源供应器。另由于各测试仪器也会产生一定程度的EMI噪声，为了保证测试的准确性，CISPR16要求测试仪器的干扰量至少需比待测物的EMI噪声小20Db，且比所依测试法规限制小40dB.各测试仪器屏蔽效益至少要有60dB，测试仪器接入测试系统后，既不可改变待测物的工作状态，也不可对待测物有分压分流效应，测试仪器本身的干扰耐受性也应远低于可能受到的干扰量。此外，也要求测试仪器的精确度必须符合：电压测试时误差不超过正负2 dB，场强测试时误差不超过正负3 dB。

4 降低EMI对策

依LED驱动电路的输入电源特性及架构，可将其再细分为交流转直流（AC-to-DC）与直流转直流（DC-to-DC）以及隔离式与非隔离式。其中，尤以非隔离降压式转换器以及隔离返驰式转换器为最常见的切换式LED驱动电路。

图4及图5分别为非隔离降压式LED驱动电路之电路架构简化示意图（将驱动IC以一脉冲信号源取代），以及工作于不连续导通模式（DCM）下各点理论波形；图6标示可能存在于电路上的寄生组件及dv/dt或di/dt较大的节点或回路。以下，将通过图4到图6来阐述降低EMI对策。

图4 非隔离降压式LED驱动电路示意

图5 非隔离降压式LED驱动电路理论波形图

图6 非隔离降压式LED驱动电路的dv/dt或di/dt及寄生组件示意

由图4及图5可看出，非隔离降压式LED驱动电路中各主要组件的动作及波形，并可再由上述观念推估出图6。图6中标示各电路中各dv/dt或di/dt 较大的节点或回路。其中，绿色的组件代表各节点对地的寄生电容及阻抗，也是主要的电场耦合路径；而橙色的组件代表各连接线或回路相对其他连接线、回路或空气的杂散电感（互感），亦为磁场耦合的主要路径。由图6可知，减少各节点对地的寄生电容及阻抗，或是降低各连接线或回路相对其他连接线、回路或空气的杂散电感（互感），都有助于抑制电场、磁场耦合效应，进而降低电路向外传导或辐射的EMI噪声。由于dv/dt及di/dt分别为单位时间电压变化率或电流变化率，在相同的电压/电流 （dv or di）之下，越高的信号频率则dt 越小，即dv/dt及 di/dt越大。因此，在设计EMI对策及PCB Layout时，除了着眼于电压/电流较大的节点或回路，也要特别注意较为高频的信号。一般切换式LED驱动电路中，较高频的信号为开关组件的驱动讯号、开关组件两端电压信号、飞轮二极管反向恢复时间（trr）、电感、变压器两端电压信号以及寄生组件所产生的谐振信号等等，在设计时都必须特别注意。因此，在PCB Layout、组件摆放规则及选择组件时，尽可能满足以下设计考虑：

1） 由于dv/dt会引发电场辐射到空中，等同于发射辐射电流流过空中的寄生电容，再流回到大地。可采取的对策除了缩小讯号本身的dv/dt外，还可以从降低寄生电容来着手。根据电子学及物理学的定义，电容的大小与两导体或导线间的距离成反比。因此，可以想办法降低dv/dt较大的节点面积，或增加dv/dt较大的节点对地的距离来缩小寄生电容、降低EMI噪声。

2） 由于dv/dt会引发磁场辐射效应，而形成辐射电流，通过大气到大地。可采取的对策除了缩小讯号本身的di/dt外，亦可从缩小杂散电感来着手。根据安培定律、法拉第定律及楞次定律，杂散电感（互感）的大小与两导体或导线间的感应面积成正比，两导体或导线间的距离成反比。因此，亦可以想办法缩小di/dt较大的节点的回路面积，或增加di/dt较大回路或走线的间距来缩小杂散电感（互感）、降低EMI噪声。

3） 由于传导型EMI的测试法规一般在150Khz的频率点开始限缩（包含FCC及CE），因此设计开关组件的驱动信号频率尽量不要超过150Khz，以确保将dv/dt或di/dt最大的驱动信号基频排除在传导型EMI测试法规的限缩点之外。

4） 选择漏磁较小的电感、变压器铁心（EE，EFD，RM或PQ等）。并仅于中柱的部分研磨气隙，以减少漏磁。亦可在电感、变压器绕制完成后，于铁芯接缝处以铜箔包覆，以达屏蔽的效果。

5） 绕制电感或变压器时，将di/dt屏蔽在铁心最内侧，达到屏蔽的效果。

6） 在不严重影响电路效率的前提下，可加入一些缓振的电路组件，例如：Snubber电路，旁路电容、磁珠或磁环等；或缩小开关组件的驱动电压/电流，以降低dv/dt或di/dt。

7） 在PCB Layout时，考虑dv/dt相对小的参考平面或走线包覆其他dv/dt或di/dt较大的平面或走线，有助于将EMI噪声屏蔽于系统内，减少EMI噪声向外辐射。

8） 缩短连接至电源端及负载LED端的连接线，以减少线材产生的寄生电容及杂散电感，进而降低电场/磁场耦合效应。

9） PCB Layout时，减少两平面或走线平行，以及缩小上下层板走线或平面的重叠面积，也可有效减小寄生电容及电感，进而降低电场/磁场耦合效应。

5 结束语

除了在设计电路及PCB Layout时，依循上述各点可有效降低EMI噪声外，慎选切换式LED驱动电路的控制IC对于EMI噪声抑制也有相当的帮助。近年来，已推出准谐振波谷切换（Quasi-Resonant Valley Switching）技术，可同时提升电路效率并降低EMI噪声，在此不再赘述。

图3 辐射性（Radiated）EMI量测系统

图3是辐射性（Radiated）EMI的量测系统架构的简单示意图。参考IEEE-299-1997和MIL-STD-285等标准之辐射EMI测试隔离室，依不同频率范围可将辐射EMI测试隔离室分为磁场屏蔽（低阻抗场），电场屏蔽（高阻抗场），平面波电磁场屏蔽和微波屏蔽等不同的屏蔽效益（SE）。其测量仪器基本配备为：EMI噪声测试接收仪或频谱分析仪、接收天线（棒状天线、环路天线、对数螺旋天线、喇叭天线等）、置放待测物的木桌、旋转装置及电源供应器。另由于各测试仪器也会产生一定程度的EMI噪声，为了保证测试的准确性，CISPR16要求测试仪器的干扰量至少需比待测物的EMI噪声小20Db，且比所依测试法规限制小40dB.各测试仪器屏蔽效益至少要有60dB，测试仪器接入测试系统后，既不可改变待测物的工作状态，也不可对待测物有分压分流效应，测试仪器本身的干扰耐受性也应远低于可能受到的干扰量。此外，也要求测试仪器的精确度必须符合：电压测试时误差不超过正负2 dB，场强测试时误差不超过正负3 dB。

4 降低EMI对策

依LED驱动电路的输入电源特性及架构，可将其再细分为交流转直流（AC-to-DC）与直流转直流（DC-to-DC）以及隔离式与非隔离式。其中，尤以非隔离降压式转换器以及隔离返驰式转换器为最常见的切换式LED驱动电路。

图4及图5分别为非隔离降压式LED驱动电路之电路架构简化示意图（将驱动IC以一脉冲信号源取代），以及工作于不连续导通模式（DCM）下各点理论波形；图6标示可能存在于电路上的寄生组件及dv/dt或di/dt较大的节点或回路。以下，将通过图4到图6来阐述降低EMI对策。

图4 非隔离降压式LED驱动电路示意

图5 非隔离降压式LED驱动电路理论波形图

图6 非隔离降压式LED驱动电路的dv/dt或di/dt及寄生组件示意

由图4及图5可看出，非隔离降压式LED驱动电路中各主要组件的动作及波形，并可再由上述观念推估出图6。图6中标示各电路中各dv/dt或di/dt 较大的节点或回路。其中，绿色的组件代表各节点对地的寄生电容及阻抗，也是主要的电场耦合路径；而橙色的组件代表各连接线或回路相对其他连接线、回路或空气的杂散电感（互感），亦为磁场耦合的主要路径。由图6可知，减少各节点对地的寄生电容及阻抗，或是降低各连接线或回路相对其他连接线、回路或空气的杂散电感（互感），都有助于抑制电场、磁场耦合效应，进而降低电路向外传导或辐射的EMI噪声。由于dv/dt及di/dt分别为单位时间电压变化率或电流变化率，在相同的电压/电流 （dv or di）之下，越高的信号频率则dt 越小，即dv/dt及 di/dt越大。因此，在设计EMI对策及PCB Layout时，除了着眼于电压/电流较大的节点或回路，也要特别注意较为高频的信号。一般切换式LED驱动电路中，较高频的信号为开关组件的驱动讯号、开关组件两端电压信号、飞轮二极管反向恢复时间（trr）、电感、变压器两端电压信号以及寄生组件所产生的谐振信号等等，在设计时都必须特别注意。因此，在PCB Layout、组件摆放规则及选择组件时，尽可能满足以下设计考虑：

1） 由于dv/dt会引发电场辐射到空中，等同于发射辐射电流流过空中的寄生电容，再流回到大地。可采取的对策除了缩小讯号本身的dv/dt外，还可以从降低寄生电容来着手。根据电子学及物理学的定义，电容的大小与两导体或导线间的距离成反比。因此，可以想办法降低dv/dt较大的节点面积，或增加dv/dt较大的节点对地的距离来缩小寄生电容、降低EMI噪声。

2） 由于dv/dt会引发磁场辐射效应，而形成辐射电流，通过大气到大地。可采取的对策除了缩小讯号本身的di/dt外，亦可从缩小杂散电感来着手。根据安培定律、法拉第定律及楞次定律，杂散电感（互感）的大小与两导体或导线间的感应面积成正比，两导体或导线间的距离成反比。因此，亦可以想办法缩小di/dt较大的节点的回路面积，或增加di/dt较大回路或走线的间距来缩小杂散电感（互感）、降低EMI噪声。

3） 由于传导型EMI的测试法规一般在150Khz的频率点开始限缩（包含FCC及CE），因此设计开关组件的驱动信号频率尽量不要超过150Khz，以确保将dv/dt或di/dt最大的驱动信号基频排除在传导型EMI测试法规的限缩点之外。

4） 选择漏磁较小的电感、变压器铁心（EE，EFD，RM或PQ等）。并仅于中柱的部分研磨气隙，以减少漏磁。亦可在电感、变压器绕制完成后，于铁芯接缝处以铜箔包覆，以达屏蔽的效果。

5） 绕制电感或变压器时，将di/dt屏蔽在铁心最内侧，达到屏蔽的效果。

6） 在不严重影响电路效率的前提下，可加入一些缓振的电路组件，例如：Snubber电路，旁路电容、磁珠或磁环等；或缩小开关组件的驱动电压/电流，以降低dv/dt或di/dt。

7） 在PCB Layout时，考虑dv/dt相对小的参考平面或走线包覆其他dv/dt或di/dt较大的平面或走线，有助于将EMI噪声屏蔽于系统内，减少EMI噪声向外辐射。

8） 缩短连接至电源端及负载LED端的连接线，以减少线材产生的寄生电容及杂散电感，进而降低电场/磁场耦合效应。

9） PCB Layout时，减少两平面或走线平行，以及缩小上下层板走线或平面的重叠面积，也可有效减小寄生电容及电感，进而降低电场/磁场耦合效应。

5 结束语

除了在设计电路及PCB Layout时，依循上述各点可有效降低EMI噪声外，慎选切换式LED驱动电路的控制IC对于EMI噪声抑制也有相当的帮助。近年来，已推出准谐振波谷切换（Quasi-Resonant Valley Switching）技术，可同时提升电路效率并降低EMI噪声，在此不再赘述。