一种RF?LDMOS内匹配电路设计方法

李赛　从密芳　李科　杜寰

摘 要： 介绍了通过测试及ADS软件去嵌入得到RF?LDMOS管芯阻抗的方法，并通过测试结果验证其准确性。介绍了两种常用的内匹配电路形式及其特点，并采用其中一种通过ADS和HFSS两款仿真软件实现一款自主研发的45 mm 栅宽RF?LDMOS内匹配电路，说明了内匹配电路设计的一般步骤以及MOS电容和键合线HFSS仿真实现。测试结果表明，该匹配电路实现了预期功能，在工作频带内得到了较为稳定的输入/输出阻抗，同时1 dB压缩点增益达到16.5 dB，功率达到48.9 dBm，器件每毫米栅宽功率密度达到1.7 W/mm。

关键词： RF?LDMOS； 内匹配电路； MOS电容； 键合线

中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2014）09?0134?04

0 引 言

射频功率放大器在现代通信设备中得到很广泛的应用，RF?LDMOS凭借其良好的热稳定性、高增益、高线性、高耐压、高输出功率和相对低廉的成本成为射频功率放大器的核心部件，其重要性不言而喻。实践证明，通过增加管芯栅宽的方法可提高器件的功率输出，这就使得管芯的输入/输出阻抗都很小，如果仅采用外匹配无法充分发挥管芯的大功率特性，甚至导致功放管振荡而造成永久性损伤。因此，研究RF?LDMOS内匹配电路有着非常重要的现实意义。现阶段主流内匹配解决方案是用MOS电容和键合线来完成。

本文针对一款中国科学院微电子研究所研发的RF?LDMOS，其工作频段为1.2～1.4 GHz，为其设计了封装内匹配电路，实现在工作频段内ZS和ZL分别达到（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，Loadpull测试结果表明这款RF?LDMOS的[P1 dB=]48.9 dBm，[G1 dB=]16.5 dB，功率密度达到1.7 W/mm，说明本文中提及的内匹配电路设计方法行之有效，具有一定的借鉴意义。

1 内匹配电路的设计

内匹配电路的主要作用是在工作频带内实现功放管无条件稳定，并且是阻抗值提升达到应用要求。 对于大栅宽器件而言，直接测量管芯阻抗难度大，在这里采取间接地方法得到管芯阻抗：在片测量小栅宽管芯的[S]参数得到其阻抗值，虽然大栅宽器件阻抗值和小栅宽管芯阻抗值并不是简单地倍数关系，但是仍然可以用并联关系估算大栅宽管芯阻抗值，然后针对这个阻抗值，设计一个内匹配电路，通过测试和对夹具和该内匹配电路去嵌入得到管芯的[S]参数，即可求得其准确阻抗值，最后的测试结果说明这种方法是行之有效的[1]。本文针对的这款芯片估算得到的管芯[ZSZL]在1.3 GHz分别为（0.23+j*2.2） Ω和（0.58+j*3.9） Ω，然后通过前述方法得到的输入/输出端管芯阻抗见表1。

内匹配电路在实现阻抗转换的同时必须提供信号通路，所以主流的单级匹配电路形式有以下两种：

图1所示匹配电路主要应用于输出端匹配，在工作频带内[L1，][C1]以及器件输出电容谐振实现阻抗转换[1]，其中并联支路中的电容是滤波电容，其容值必须足够大，以保证工作频带内电感有效短路时能隔离直流分量[2?3]，但有时管壳空间受到限制，大电容不容易实现。图2所示匹配方式并不受这样的限制，还可以起到低通滤波器的作用，常用于输入端匹配。本文所针对的这款RF?LDMOS输入端就是采用这种匹配方式，因为管壳空间有限且输出端阻抗已经达到应用要求，故输出不作匹配。

图1 电路形式（一）

图2 电路形式（二）

得到管芯阻抗后，具体设计过程由以下几步组成：

（1） 由键合线长度分布区间，通过HFSS仿真确定键合线电感值分布范围；

（2） 结合管壳寄生电容，用ADS优化仿真得到最优电容电感值；

（3） 用HFSS仿真得到电容尺寸以及键合线的形状、跨度等参数；

（4） 对比HFSS，ADS仿真结果，验证仿真正确性；

（5） 封装，测试，分析。

采用的键合线直径为30 μm，放置管芯和电容后，键合线跨度从1.5～2.5 mm变化，拱高从0.3～0.6 mm变化，根数从5～30根变化，得到键合线的感值范围在1.2～1.4 GHz为0.11～0.34 nH。取中心频点1.3 GHz管芯阻抗（0.12+j*1.0） Ω匹配，ADS优化仿真得到[L1=]0.31 nH，[C3=50 pF，][L4=0.21 nH，]匹配后[ZS=]（1.04-j*5.59） Ω，其仿真原理图及仿真结果如图3，图4所示，该电路在1.2～1.4 GHz的[ZS]分别为：（0.55-j*4.25）～（1.78-j*6.45） Ω。

图3 ADS仿真原理图

图4 ADS仿真得到[S]参数分布

用于RF?LDMOS封装的MOS电容由表层金属铝，二氧化硅介质，高掺杂硅，背面金属铝这几部分组成，电容值计算公式为：

[C=εrε0Ad] （1）

其中，[εr]为电容介质的相对介电常数；[ε0]为真空绝对介电常数；[A]为电容极板面积；[d]为介质厚度。内匹配电路中的电容总是一端接地，所以其等效电路如图5所示。其中，[L]为寄生电感；[RS]为代表损耗的寄生电阻，[C1]为金属板对地寄生电容，其值相对[Ceff]很小，通常忽略不计，[ωSRF]为[Im[1Z1（ω）]=0]时的角频率，计算公式见式（2）～式（4）。

[Ceff=Im[Y11（ω）]ω] （2）

[RS=Re[1Y11（ω）]] （3）

[L=1（ω2SRF×Ceff）] （4）

图6为MOS电容的HFSS仿真模型[4]，用式（1）计算，[C=]50 pF，[A=]6 mm×0.42 mm，得到[d=]1.93 μm，然后用HFSS仿真得到的仿真电容值在0.1～3 GHz范围内分布如图7所示。从图7可看出，考虑到实际MOS电容的寄生效应，用式（1）计算得到的电容值是比较准确的。

图5 单端接地电容拓扑模型

图6 MOS电容HFSS仿真模型

图7 计算值50 pF电容对应HFSS仿真分布

由于金丝有寄生电阻小，电流能力大，稳定性好等特性，常被用来作为封装内键合线。键合线另外一个作用是给匹配电路提供所需电感值，但到目前为止没有文章提出准确的解析模型，只能通过经验及仿真得到其感值。键合线拓扑模型如图8所示，其中，[L]为有效电感，[R]为寄生串联电阻，[C1]和[C2]为焊点对地寄生电容，公式（5）～（8）分别为[L，][C1，][C2]和[R]的计算公式。

[L=Im1（ω×Y12）] （5）

[C1=Im（Y11+Y12）ω] （6）

[C2=Im（Y22+Y21）ω] （7）

[R=real1Y21] （8）

键合线HFSS仿真模型[5]和相应仿真值分布如图9，图10所示，在小于3 GHz范围内，其感值分布是比较平缓的。

图8 键合线拓扑模型

图9 键合线HFSS仿真模型

图10 键合线HFSS仿真电感值

图11为HFSS仿真图，图12为ADS（S（1，1），S（2，1））和HFSS（S（3，3），S（4，3））电路仿真[S]参数对比图，从图中可看出，两者相当吻合，其中的误差是HFSS模型中引入的寄生效应所致。

图11 输入匹配电路仿真模型

2 测试结果

按仿真得到的参数封装，拿到封装管后用矢量网络分析仪测试带夹具的管子小信号[S]参数，ADS去嵌入得到各频点功率管阻抗值见表2，本文中设计的匹配电路在工作频段内使阻抗值都有了较大的提升。

图12 ADS和HFSS仿真结果对比

功率管工作在大功率时的管子阻抗和工作在小信号状态的管子阻抗有较大偏差，所以用Loadpull系统测试得到的阻抗更准确。在1.3 GHz，Loadpull测试得到的最佳阻抗[ZS]和[ZL]分别为（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，在这个阻抗值下各个频点的增益和输出功率见表3。

表3 各频点下[P1 dB]和[G1 dB]

[[f] /MHz＼&1 200＼&1 300＼&1 400＼&[P1 dB] /dBm＼&48.9＼&48.07＼&48＼&[G1 dB] /dB＼&16.5＼&19.9＼&18.4＼&]

从表中可看出，输出功率和增益都达到了预期目标，器件可以稳定工作，这也从侧面反映之前的设计是准确有效的。

3 结 语

针对45 mm栅宽RF?LDMOS管芯阻抗低的问题，为其设计了封装内匹配电路，验证了去嵌入提取管芯阻抗可行性以及匹配电路设计的一般方法。通过测试验证，此内匹配设计方法实现在工作频段内源端阻抗和负载端阻抗分别达到（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，并且功放管可以稳定工作，达到预期设计目标。在今后如果器件要求更大的栅宽，管芯阻抗会更低，可以引入螺旋电感，采用多级匹配的方式实现阻抗的有效变换。

参考文献

[1] 陈松麟，梁世光.一种简单的[S]参数去嵌入技术[J].微波学报，2004，20（3）：58?61.

[2] 王锋，胡善文，张晓东，等.一种用于 RF LDMOS 功率放大器的匹配技术[J].固体电子学研究与进展，2011，31（2）：159?164.

[3] AAEN P H， PLA J A， BALANIS C A. Modeling techniques suitable for CAD?based design of internal matching networks of high?power RF/microwave transistors [J]. IEEE Transactions on Microwave Theory and Techniques， 2006， 54（7）： 3052?3059.

[4] 苏宏，杨邦朝，任辉，等.微波LTCC内埋置电容设计与参数提取[C]//中国电子学会第十四届电子元件学术年会论文集.西宁：中国电子学会元件分会，2006：224?228.

[5] EL?RASHID J， TAWK Y. Current distribution in high RF power transistors [D]. [S.l.]： University of G?vle， 2007.

[6] 李为玉.TR组件[S]参数自动测试软件的设计和应用[J].现代电子技术，2012，35（13）：123?125.

[Ceff=Im[Y11（ω）]ω] （2）

[RS=Re[1Y11（ω）]] （3）

[L=1（ω2SRF×Ceff）] （4）

图6为MOS电容的HFSS仿真模型[4]，用式（1）计算，[C=]50 pF，[A=]6 mm×0.42 mm，得到[d=]1.93 μm，然后用HFSS仿真得到的仿真电容值在0.1～3 GHz范围内分布如图7所示。从图7可看出，考虑到实际MOS电容的寄生效应，用式（1）计算得到的电容值是比较准确的。

图5 单端接地电容拓扑模型

图6 MOS电容HFSS仿真模型

图7 计算值50 pF电容对应HFSS仿真分布

由于金丝有寄生电阻小，电流能力大，稳定性好等特性，常被用来作为封装内键合线。键合线另外一个作用是给匹配电路提供所需电感值，但到目前为止没有文章提出准确的解析模型，只能通过经验及仿真得到其感值。键合线拓扑模型如图8所示，其中，[L]为有效电感，[R]为寄生串联电阻，[C1]和[C2]为焊点对地寄生电容，公式（5）～（8）分别为[L，][C1，][C2]和[R]的计算公式。

[L=Im1（ω×Y12）] （5）

[C1=Im（Y11+Y12）ω] （6）

[C2=Im（Y22+Y21）ω] （7）

[R=real1Y21] （8）

键合线HFSS仿真模型[5]和相应仿真值分布如图9，图10所示，在小于3 GHz范围内，其感值分布是比较平缓的。

图8 键合线拓扑模型

图9 键合线HFSS仿真模型

图10 键合线HFSS仿真电感值

图11为HFSS仿真图，图12为ADS（S（1，1），S（2，1））和HFSS（S（3，3），S（4，3））电路仿真[S]参数对比图，从图中可看出，两者相当吻合，其中的误差是HFSS模型中引入的寄生效应所致。

图11 输入匹配电路仿真模型

2 测试结果

按仿真得到的参数封装，拿到封装管后用矢量网络分析仪测试带夹具的管子小信号[S]参数，ADS去嵌入得到各频点功率管阻抗值见表2，本文中设计的匹配电路在工作频段内使阻抗值都有了较大的提升。

图12 ADS和HFSS仿真结果对比

功率管工作在大功率时的管子阻抗和工作在小信号状态的管子阻抗有较大偏差，所以用Loadpull系统测试得到的阻抗更准确。在1.3 GHz，Loadpull测试得到的最佳阻抗[ZS]和[ZL]分别为（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，在这个阻抗值下各个频点的增益和输出功率见表3。

表3 各频点下[P1 dB]和[G1 dB]

[[f] /MHz＼&1 200＼&1 300＼&1 400＼&[P1 dB] /dBm＼&48.9＼&48.07＼&48＼&[G1 dB] /dB＼&16.5＼&19.9＼&18.4＼&]

从表中可看出，输出功率和增益都达到了预期目标，器件可以稳定工作，这也从侧面反映之前的设计是准确有效的。

3 结 语

针对45 mm栅宽RF?LDMOS管芯阻抗低的问题，为其设计了封装内匹配电路，验证了去嵌入提取管芯阻抗可行性以及匹配电路设计的一般方法。通过测试验证，此内匹配设计方法实现在工作频段内源端阻抗和负载端阻抗分别达到（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，并且功放管可以稳定工作，达到预期设计目标。在今后如果器件要求更大的栅宽，管芯阻抗会更低，可以引入螺旋电感，采用多级匹配的方式实现阻抗的有效变换。

参考文献

[1] 陈松麟，梁世光.一种简单的[S]参数去嵌入技术[J].微波学报，2004，20（3）：58?61.

[2] 王锋，胡善文，张晓东，等.一种用于 RF LDMOS 功率放大器的匹配技术[J].固体电子学研究与进展，2011，31（2）：159?164.

[3] AAEN P H， PLA J A， BALANIS C A. Modeling techniques suitable for CAD?based design of internal matching networks of high?power RF/microwave transistors [J]. IEEE Transactions on Microwave Theory and Techniques， 2006， 54（7）： 3052?3059.

[4] 苏宏，杨邦朝，任辉，等.微波LTCC内埋置电容设计与参数提取[C]//中国电子学会第十四届电子元件学术年会论文集.西宁：中国电子学会元件分会，2006：224?228.

[5] EL?RASHID J， TAWK Y. Current distribution in high RF power transistors [D]. [S.l.]： University of G?vle， 2007.

[6] 李为玉.TR组件[S]参数自动测试软件的设计和应用[J].现代电子技术，2012，35（13）：123?125.

[Ceff=Im[Y11（ω）]ω] （2）

[RS=Re[1Y11（ω）]] （3）

[L=1（ω2SRF×Ceff）] （4）

图6为MOS电容的HFSS仿真模型[4]，用式（1）计算，[C=]50 pF，[A=]6 mm×0.42 mm，得到[d=]1.93 μm，然后用HFSS仿真得到的仿真电容值在0.1～3 GHz范围内分布如图7所示。从图7可看出，考虑到实际MOS电容的寄生效应，用式（1）计算得到的电容值是比较准确的。

图5 单端接地电容拓扑模型

图6 MOS电容HFSS仿真模型

图7 计算值50 pF电容对应HFSS仿真分布

由于金丝有寄生电阻小，电流能力大，稳定性好等特性，常被用来作为封装内键合线。键合线另外一个作用是给匹配电路提供所需电感值，但到目前为止没有文章提出准确的解析模型，只能通过经验及仿真得到其感值。键合线拓扑模型如图8所示，其中，[L]为有效电感，[R]为寄生串联电阻，[C1]和[C2]为焊点对地寄生电容，公式（5）～（8）分别为[L，][C1，][C2]和[R]的计算公式。

[L=Im1（ω×Y12）] （5）

[C1=Im（Y11+Y12）ω] （6）

[C2=Im（Y22+Y21）ω] （7）

[R=real1Y21] （8）

键合线HFSS仿真模型[5]和相应仿真值分布如图9，图10所示，在小于3 GHz范围内，其感值分布是比较平缓的。

图8 键合线拓扑模型

图9 键合线HFSS仿真模型

图10 键合线HFSS仿真电感值

图11为HFSS仿真图，图12为ADS（S（1，1），S（2，1））和HFSS（S（3，3），S（4，3））电路仿真[S]参数对比图，从图中可看出，两者相当吻合，其中的误差是HFSS模型中引入的寄生效应所致。

图11 输入匹配电路仿真模型

2 测试结果

按仿真得到的参数封装，拿到封装管后用矢量网络分析仪测试带夹具的管子小信号[S]参数，ADS去嵌入得到各频点功率管阻抗值见表2，本文中设计的匹配电路在工作频段内使阻抗值都有了较大的提升。

图12 ADS和HFSS仿真结果对比

功率管工作在大功率时的管子阻抗和工作在小信号状态的管子阻抗有较大偏差，所以用Loadpull系统测试得到的阻抗更准确。在1.3 GHz，Loadpull测试得到的最佳阻抗[ZS]和[ZL]分别为（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，在这个阻抗值下各个频点的增益和输出功率见表3。

表3 各频点下[P1 dB]和[G1 dB]

[[f] /MHz＼&1 200＼&1 300＼&1 400＼&[P1 dB] /dBm＼&48.9＼&48.07＼&48＼&[G1 dB] /dB＼&16.5＼&19.9＼&18.4＼&]

从表中可看出，输出功率和增益都达到了预期目标，器件可以稳定工作，这也从侧面反映之前的设计是准确有效的。

3 结 语

针对45 mm栅宽RF?LDMOS管芯阻抗低的问题，为其设计了封装内匹配电路，验证了去嵌入提取管芯阻抗可行性以及匹配电路设计的一般方法。通过测试验证，此内匹配设计方法实现在工作频段内源端阻抗和负载端阻抗分别达到（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，并且功放管可以稳定工作，达到预期设计目标。在今后如果器件要求更大的栅宽，管芯阻抗会更低，可以引入螺旋电感，采用多级匹配的方式实现阻抗的有效变换。

参考文献

[1] 陈松麟，梁世光.一种简单的[S]参数去嵌入技术[J].微波学报，2004，20（3）：58?61.

[2] 王锋，胡善文，张晓东，等.一种用于 RF LDMOS 功率放大器的匹配技术[J].固体电子学研究与进展，2011，31（2）：159?164.

[3] AAEN P H， PLA J A， BALANIS C A. Modeling techniques suitable for CAD?based design of internal matching networks of high?power RF/microwave transistors [J]. IEEE Transactions on Microwave Theory and Techniques， 2006， 54（7）： 3052?3059.

[4] 苏宏，杨邦朝，任辉，等.微波LTCC内埋置电容设计与参数提取[C]//中国电子学会第十四届电子元件学术年会论文集.西宁：中国电子学会元件分会，2006：224?228.

[5] EL?RASHID J， TAWK Y. Current distribution in high RF power transistors [D]. [S.l.]： University of G?vle， 2007.

[6] 李为玉.TR组件[S]参数自动测试软件的设计和应用[J].现代电子技术，2012，35（13）：123?125.