阻塞斩波三相交交变频电源的FPGA控制实现

朱 虹，潘小波，陈 玲，关 越，张庆丰

(1.马鞍山职业技术学院电气工程系，安徽 马鞍山243000；2.河海大学文天学院电气工程系，安徽 马鞍山 243000)

0 引言

目前，风机水泵的调速大部分还是采用挡板或阀门来调节风量和流量方式，该方法控制简单，但人为增加阻力办法达到调节目的的调节方法浪费大量电能，回收这部分电能损耗会收到很大节能效果。而驱动风机水泵大多数采用交流异步电机，大功率负载采用同步电动机，无论是异步电动机还是同步电动机，它们的转速与电源频率成正比，只要改变定子供电频率就改变了电动机转速。和风机水泵一样，家用电器和工业设备的节能均是通过在不需要全速运行时调低电机转速来实现的[1-3]。而变频技术作为重要的节能技术，发展至今，已经相继出现了两种不同的功率变换模式：一是间接变频技术即AC/DC/AC，二是直接变频技术即AC /AC。但交直交变换需设中间整流滤波环节，其电解电容的价格和寿命指标均不理想；可逆运行时，需设置两套PWM逆变装置，成本和控制复杂度相应上升；且在超低速运行段，随工作频率的降低，波形变差。而现有的交交变频器不仅只能工作在二分之一电网频率以下，而且由于始终停留于SCR工频移相控制的技术水平，导致低压低频段的功率因数偏低[4]。由于传统的变频技术存在上述的缺陷，所以采用先进的波形控制策略、提升功率因素、实现全数字化控制等是各种高性能变频控制的未来发展方向[5]。

基于此，本文提出了一种新的基于FPGA数字控制基频以下的三相交交直接变频技术——通过控制开关信号来控制输出信号半波内工频波头数N以改变输出波形的频率，同时对开关的占空比进行设置以改变其幅值的大小，实现变频调压。电源可提供基频以下的某些频率输出。这种数字控制的交交变频电源可为某些低频、超低频工作或转速不恒定的设备供电并实现节能[6-8]。输出电压频率通过人机接口设备来选择N值，实现操作人性化。同时该电源具有拓扑结构简单、所需元器件数量少、成本低、控制简单以及输出频率越低波形反而变好，正弦度越高等优点。

1 系统原理

1.1 拓扑结构

电源拓扑结构如图1所示[9]，其中Va、Vb、Vc分别为三相电源的A相、B相、C相电源，VT1、VT2、VT3控制A相、B相、C相电能是否到达负载的开关器件MOSFET。拓扑为三相四线系统，控制器FPGA的输出经驱动电路后分别作为VT1、VT2和VT3的G、S两端的控制信号，控制功率MOSFET的导通与关断，MOSFET和每一相中的四个二极管组成双向开关。

图1 系统拓扑结构Fig.1 System topology

1.2 控制思想

家用电器中很多是小型电机，属阻感性负载；工业设备中以大中型电机居多，属阻感性负载。故该电源的输出采用U/f=恒值控制模式，即满足如图2所示的Uom-fo曲线。

图2 输出电压峰值-输出频率关系曲线Fig.2 Relationship between peak value of output voltage and output frequency

由图2中可得

式中：Uom为输出电压峰值；fo为输出电压频率。

因此，该交交变频电源输出电压峰值为

由图2可以看出，起始电压峰值为15 V，这样的设置是考虑到负载感抗比较大时的低频补偿电压。若负载的感抗值比较小或是纯阻性负载，可以适当降低起始电压值。由此可见，采用恒压频比控制后，输出电压和输出频率是正比关系，实现变频调压[10]。

A、B、C三相电源输出电压波形的频率与幅值都是一致的，只存在相位之间的差异，即三相之间各差120°，故只需考虑一相就可以了。以A相为例具体说明，开关器件VT1的控制信号如图3(b)，在VT1导通时，A相电源可到达A相负载，即截取输入如图3(a)中的A相电压，使负载侧得到N个正半波后，再得到N个负半波，然后又得到N个正半波，再得到N个负半波，如此循环。如图3(c)所示，这些电压波头形成连续的交流电压波形，即可实现通过控制开关信号放行的时区来控制输出频率。图3为波头数N =4的情况，其中虚线即为输出电压波形，由图可以看出，输出频率为50 Hz×1/7=7.14 Hz。

在采样控制理论中有一个重要结论：冲量相等而形状不同的窄脉冲，加在具有惯性的环节上，其效果基本相同[11]。由如图4所示的面积等效原理可知：图3(c)中这些波头的等效面积显然不是正弦波规律。这样的波形谐波含量大，不仅对电网造成污染，而且会使负载寿命大大减少[12]。

图3 非斩波控制信号及其对应输出波形Fig.3 Non-chopping control signal and its corresponding output waveform

图4 面积等效原理图Fig.4 Diagram of principle of area equivalent

欲使输出波形正弦度高，这些波头峰值需按照正弦规律变化，那么就需要在VT1导通的时区内设置相应的占空比。如图5所示，在输出电压正半周内满足：第1个波头与第4个波头的占空比相等，第2个波头与第3个波头的占空比相等，并且第1个波头与第4个波头内的占空比比第2个波头与第3个波头的占空比小，未画出的负半周与正半周对称[13]。

图5 斩波控制的面积等效原理图Fig.5 Diagram of chopping control principle of area equivalent

这里将波头数为4的情况推广到N个情况，从图5中看出，第p个子单元的面积Sop可以表示为

其中：p=1，2，3，…，N；q=0，1，2，3，…，N-1。

由式(4)可得

而

根据面积等效法的定义，有Sip=Sop，即

由式(6)[14]可得

式(8)即为VT1占空比的理论公式。由式(8)可知，期望输出电压波形半个周期内，各个工频正弦半波的高频斩控脉冲信号的占空比Dp与期望工作电压波形的峰值Uom成正比。

图6为三相控制信号及其对应的三相输出波形，其中图6(a)为三相电网电压波形；图6(b)为经检测电路产生的与A相电网电压波形同步、同频率50 Hz的方波信号U50；图6(c)为将U506倍频后的300 Hz的方波信号U300；图6(d)为VT1的控制信号UVT1；图6(e)为输出A相波形Uoa；图6(f)为VT2的控制信号UVT2；图6(g)为输出B相波形Uob；图6(h)为VT3的控制信号UVT3；图6(i)为输出C相波形Uoc。对图6(b)U50进行斩波得到图6(d)UVT1，其中D1和D2为占空比，且D1＜ D2，可由式(8)计算。这样，A相负载得到的电压如图6(e)Uoa，实现变频调压的功能。推广至三相：将功率器件MOSFET的控制信号周期性地部分阻塞，即分别给VT1、VT2和VT3以非连续的脉冲信号，以此来改变输出频率，输出电压的幅值则由控制信号的占空比大小来决定。

由于输出为三相，所以必须要满足三相间的相位差To/3的关系。如图6中，当波头数N=4，其 a相、b相、c相的周期To均为140 ms，则b相与a相的相位相差To/3=46.666 7 ms，而b相只有经过46.666 7 ms后，才能到达其过零点时刻。同样， c相与b相的相位也相差46.666 7 ms，这样一来就满足了三相输出时的相位要求。所以输入输出频率关系为

式中，N =1、4、7、10、13…，这样一个等差数列才可以满足三相的相位要求。

由图6(e)、6(g)、6(i)可以看出，输出三相电源中的A相、B相、C相电压的一个周期为140 ms，频率为1/140 ms= 7.14 Hz，由式(2)知电压峰值为56.78 V。表1为三相输出频率对应电压峰值表。

图6 斩波控制信号及其对应输出波形Fig.6 Chopping control signal and its corresponding output waveform

表1 输出频率对应输出电压峰值表Table 1 Output frequency corresponding peak voltage value

由表1可以看出，波头数越多，输出频率和输出电压均越小。

1.3 控制结构

图7为基于FPGA控制结构框图，其中FPGA是主控芯片，采用Altera公司Cyclone系列的ep1c6q240c8；单片机采用Altmel公司AVR系列的atmeg128；VT1、VT2、VT3均为双向交流功率开关器件。

图7 FPGA控制结构框图Fig.7 Block diagram of FPGA control structure

检测电路产生与三相电源中其中任意一相同步、同频50 Hz的方波信号U50，如图4(b)。U50输入FPGA后，在FPGA内部由软件实现六倍频产生U300，控制VT1的高频脉冲与U50逻辑相“与”即可得到MOSFET的控制信号，但FPGA输出的高频脉冲驱动能力很弱，需加上驱动电路才可以让MOSFET开通和关断。

2 软件设计

2.1 三相过零检测

在1.2节中已经叙述过，用于控制A相开关VT1的高频脉冲，同样可以用于B相、C相开关VT2、VT3。关键问题就是如何采集到每一相电压的过零点。如图6，这里将50 Hz同频方波信号U50(如图4(b))6倍频后得到的300 Hz方波信号U300(如图4(c))的每一个下降沿都是任意一相的过零点。

鉴于软件实现比硬件实现成本低，而且软件实现六倍频比较容易，故采用VHDL语言对FPGA编写6倍频程序的方式[15]。该程序本质上是一个计数器，需事先计算出300 Hz高低电平持续的时间，由于是6倍频，故每个高低电平持续的时间是50 Hz周期20 ms的1/12。本系统中FPGA的主频为50 MHz，所以系统时钟CLKSYS的周期为20 ns，将50 Hz的周期20 ms平均分成12份，这样每份有83 333个系统时钟CLKSYS。

当50 Hz上升沿到来时计数器开始启动，设计数的值为m，先令其输出为低电平，每计数到83 333便将输出电平翻转一次。当50 Hz的一个周期结束后，6个周期的方波得以形成，其频率为300 Hz。这里存在一个问题，20 ms并不能整除12×20 ns，这样300 Hz的每个高低电平的持续时间，对于系统时钟20 ns来说会有1～2个周期的误差。虽然这样的误差对于整个控制逻辑的精度要求影响不大，但为了不让误差累计，必须将一个50 Hz周期内计数完成后的m值清零。程序流程图如图8所示。

图8 6倍频流程图Fig.8 Flow chart of 6 times frequency

CLK300 即为输出的300 Hz信号。如图9所示，在QuartusII7.0环境内将编写好6倍频的程序进行了仿真验证，其中CLKSYS是系统时钟50 MHz，周期为20 ns，CLK50是50 Hz方波，其周期为20 ms。CLK_EN是计数的使能信号，当CLK_EN的上升沿到来时将m清零，开始下一个周期的计数。CLK300则是6倍频后的300 Hz波形。

图9 6倍频仿真波形Fig.9 Simulation waveform of 6 times frequency

实验波形如图10，其中通道3为电网电压波形，通道2为与电网同频的50 Hz方波信号，通道3为6倍频后的300 Hz方波信号。

2.2 MOSFET的开关信号

对于驱动信号波形S1，在一个周期T内对300 Hz进行计数，设置计数数值为p，当N =4时，计数p范围为0～42。如图5，当0 ≤ p ≤2、18 ≤ p ≤ 23或39 ≤ p ≤ 41时，给VT1占空比为D1的方波；当6 ≤ p ≤8、12 ≤ p ≤ 14、27 ≤ p ≤ 29或33 ≤ p ≤ 35时给VT1占空比为D2的方波，D1＜ D2(可由理论公式(8)计算)；当3 ≤ p ≤ 5、9 ≤ p ≤ 11、15 ≤ p ≤ 17、24 ≤ p ≤ 26、30 ≤ p ≤ 32、36 ≤ p ≤ 38时令VT1为低电平。这样在一个周期T内，就产生了VT1波形，VT2和VT3的产生过程同VT1一样。此处N=4，对于不同的波头数N，都可找出一个最小周期，在这个最小周期内编写程序。MOSFET的开关频率是10 kHz，而这里是对FPGA的内部工作频率50 MHz计数，所以在一个MOSFET开关周期内有5 000个FPGA内部周期。若根据式(8)计算出D1=0.2524，则MOSFET开关管VT1的计数个数为0.2524×5000=1262。

在周期T结束后的下一周期开始时，p被清零，重复周期T内的逻辑。这样，通过不断地重复周期T内的逻辑，整个时域内的控制逻辑即可实现。

当N =4，A相开关VT1控制信号的程序段[15]流程图如图11。

图11 主程序流程图Fig.11 Flow chart of main program

3 仿真及实验结果

3.1 电路参数

系统拓扑如图1所示，输出a相、b相、c相与负载之间采用π形滤波，由于a相、b相和c相的主电路完全一样，所以这里只给出了a相的原理图，如图12所示。Lf、Cr和Cf构成π形滤波器；R1、C1构成关断缓冲电路，以减小关断损耗；L1、R2和D5构成开通缓冲电路，以减小器件的开通损耗；La和Ra构成A相负载。参数设置如下：Lf=5.1 mH，Cr=0.22 μF，Cf=4.9 μF，R1=220 Ω，C1=2 200 pF，L1=0.8 mH，R2=100 Ω。系统中有三个功率器件，为了抑制谐波、提高系统的性能，必须适当提高功率器件的开关频率，但随着开关频率的提高，将会增加功率器件自身的开关损耗，影响变频器的效率和可靠性，使输出频率受到限制。综合上述考虑，开关频率选为10 kHz，双向交流功率开关器件选用型号为IRF740的MOSFET，5个二极管均选用型号为BY329快速二极管。

图12 A相主电路Fig.12 Main circuit of phase A

3.2 仿真结果

在Matlab2009a中对拓扑电路原理图进行了仿真，图13和图14分别为N=4和N=10时的仿真波形。

图13 N=4时三相输出电压仿真波形Fig.13 Simulation waveform of three-phase output voltage when N=4

图13中有四组波形，第一组是输入的三相电压波形，其余的三组分别为输出的三相电压波形。可以看出，输入电压周期为0.02 s，而输出电压周期大约为0.13 s，和理论公式(9)推导结果一致。

图14中，输入电压周期为0.02 s，而输出电压周期大约为0.38 s。并且图14的输出电压峰值要略小于图13中的输出电压，和理论公式(2)推导结果亦一致。仿真结果充分验证了该技术的正确性。

图14 N=10时三相输出电压仿真波形Fig.14 Simulation waveform of three-phase output voltage when N=10

3.3 实验结果

用TEK示波器对硬件电路输出波形观测，图15和图16分别为N=4和N=10时的实验波形。其中1通道是其中一相电源电压波形，通道2、3、4分别是三相输出的A、B、C三相。

图15 N=4时三相输出电压实验波形Fig.15 Experiment waveform of three-phase output voltage when N=4

图15中，横轴每一格是50 ms，每一相输出电压的周期均是不到3格，即输出周期大概为140 ms，故N =4时，三相输出的叠加即是频率为7.14 Hz的正弦电压。

图16中，横轴每一格亦是50 ms，每一相输出电压的周期均是7.5格，即输出周期大概为375 ms，故N =10时，三相输出的叠加即是频率为2.63 Hz的正弦电压。

图16 N=10时三相输出电压实验波形Fig.16 Experiment waveform of three-phase output voltage when N=10

N为其他值时的波形不再详细列出。实验结果充分验证了该技术的可行性。

4 结论

由于三相电源和单相电源仅存在相位相差120°的关系，所以根据该控制思想前期所完成的单相变频工作的基础上设计出了三相变频电路并对其进行了仿真和实验。文章对基于FPGA数字控制三相变频技术的原理进行了详细的阐述、给出了器件型号和参数、提供了仿真和实验波形，从而有力地证明了该技术的正确性和可行性。

在日后的研究中，由于大容量的风机水泵采用可变频电源后节能效果明显，需着重提高功率。其次，由于输出波形不是正弦波，需进行治理谐波的研究。从而使电网耗电总量明显下降，宏观供电质量得以改善。最后，可以考虑用价格低廉的控制器，如单片机，取代FPGA，以降低成本。

[1] 张晓花, 赵晋泉, 陈星莺.节能减排下含风电场多目标机组组合建模及优化[J].电力系统保护与控制,2011, 39(17): 33-39.

ZHANG Xiao-hua, ZHAO Jin-quan, CHEN Xing-ying.Multi-objective unit commitment modeling and optimization for energy-saving and emission reduction in wind power integrated system[J].Power System Protection and Control, 2011, 39(17): 33-39.

[2] 中国电机系统节能项目组.中国电机系统能源效率与市场潜在力分析[M].北京: 机械工业出版社, 2001.

[3] 董智, 程春萌.河南电力消费弹性系数变动状况分析[J].电力系统保护与控制, 2010, 38(5): 60-63.

DONG Zhi, CHENG Chun-meng.Analysis of variety status of electricity consumption elasticity coefficient in Henan[J].Power System Protection and Control, 2010,38(5): 60-63.

[4] ZHOU Qian-zhi, LIN Jian-wei, LIU Yan-fei.Choppercycloconverters for energy saving in motor control[C] //Proceedings of the 3rd IEEE Conference on Industrial Electronics, Singapore, 2008.

[5] YOON Y D, SUL S K.Carrier-based modulation technique for matrix converter[J].IEEE Trans on Power Electronics,2006, 21 (6): 1691-1703.

[6] ZHOU Qian-zhi, WU Wei-hua.AC-AC conversion with carrier frequency of electric network and application prospect[C] // Proceeding of the 2nd IEEE Conference on Industrial Electronics, Harbin, 2007: 1564-1568.

[7] ZHOU Qian-zhi, WU Wei-hua, LIN Jian-wei.AC SPWM cycloconverter based on an extended chopper scheme[C]// Proceeding of the 7th IEEE Conference on Power Electronics, Korea, 2007: 1033-1037.

[8] ZHOU Qian-zhi, HU Wen-hua, WU Bin.3 phases-3 devices AC voltage regulator with quasi-zero switching[C] // Proceeding of the 5th International Power Electronics and Motion Control, Shanghai, 2006, 1:397-400.

[9] 周谦之, 武卫华, 林健伟.脉冲阻塞式斩波交交变频技术研究[J].电工技术学报, 2008, 23(12): 107-114.

ZHOU Qian-zhi, WU Wei-hua, LIN Jian-wei.Research on the technology of plugged pulse-chopping based cycloconverter[J].Transactions of China Electrotechnical Society, 2008, 23(12): 107-114.

[10] 陈玲.新型多功能交交变频系统的研究[D].马鞍山:安徽工业大学, 2011.

CHEN Ling.Research on the novel multi-function AC/AC converter[D].Ma’anshan: Anhui University of Technology, 2011.

[11] 郑诗程, 周谦之, 曹小虎, 等.脉冲阻塞式单相交-交变频原理及PWM控制[J].电工技术学报, 2010, 25(5):136-140.

ZHENG Shi-cheng, ZHOU Qian-zhi, CAO Xiao-hu, et al.Research on principle of single phase AC-AC converter based on plugged pulse fashion and PWM control[J].Transactions of China Electrotechnical Society, 2010,25(5): 136-140.

[12] 梁志瑞, 叶慧强, 赵飞.电力系统谐波状态估计研究综述[J].电力系统保护与控制, 2010, 38(15): 157-159.

LIANG Zhi-rui, YE Hui-qiang, ZHAO Fei.Overview on power system harmonic state estimation[J].Power System Protection and Control, 2010, 38(15): 157-159.

[13] ZHENG Shi-cheng, ZHU Hong.Research and implementation of a novel single phase AC/AC variable frequency technology[C] // Proceeding of the 6th International Power Electronics and Motion Control,Wuhan, 2009: 1024-1029.

[14] 郑诗程, 周谦之, 武卫华, 等.一种新颖的单相交-交变频原理研究及实现[J].高电压技术, 2009, 35(10):2503-2508.

ZHENG Shi-cheng, ZHOU Qian-zhi, WU Wei-hua, et al.Research and implementation on a novel single phase cycloconverter technology[J].High Voltage Engineering,2009, 35(10): 2503-2508.

[15] 潘松, 黄继业.EDA技术应用教程[M].3版.北京: 科学出版社, 2006.

PAN Song, HUANG Ji-ye.The application of EDA technology[M].Third Edition.Beijing: Science Press,2006.