异步时序逻辑电路的分析与设计

2014-04-29雷轩卢超

计算机时代 2014年5期

关键词：方法

雷轩　卢超

摘要：异步时序逻辑电路状态的改变必须考虑外部输入信号以及对应存储器的时钟端或控制端有无信号作用，这是分析与设计的一个难点。针对这一难点进行了详细的讨论，通过系统框图给出了分析和设计的一般步骤；总结了分析和设计中对一般问题的解决方法以及应该注意的问题。通过举例验证了该方法的正确性、通用性和快速性。

关键词：异步时序逻辑电路；分析和设计；系统框图；方法

中图分类号：TN79+1 文献标志码：A 文章编号：1006-8228（2014）05-19-04

Abstract： One difficult point of analyzing and designing is that the external input signal， the corresponding memory clock terminal and whether there are signal functions in control terminal has to be considered in changing the asynchronous logic circuit state. How solve this problem is discussed in detail. The general steps of analysis and design are given through system frame graphs. The solution of general problems in analysis and design， and points that should be paid attention are summarized. The validity， the versatility and speed of the method are verified by examples.

Key words： asynchronous sequential logic circuit； analysis and design； system chart； method

0 引言

异步时序电路状态的改变必须考虑外部输入信号及对应存储器的时钟端或控制端有无信号作用，这是分析与设计的一个难点。异步时序电路主要应用于众多的数字化终端，如地铁站的无人售票终端，银行的ATM终端，许多地方的投币式无人售货终端等。对于异步时序逻辑电路的研究与改进可以使我们的生活更加方便、快捷。

1 异步时序逻辑电路的一般分析步骤

异步时序逻辑电路可由组合电路和触发器（或其他存储单元）构成，也可以在组合逻辑电路中采用适当的回馈来构成。在同步时序电路中，存储单元的状态改变是在统一的时钟脉冲控制下同步发生的。而在异步上时序电路中，没有统一的时钟脉冲，存储单元的状态改变直接取决于输入信号的变化[1]。

⑵ 求状态方程

把驱动方程代入相应触发器的特性方程，即可求出时序电路的状态方程，也就是各个触发器次态输出的逻辑表达式，因为任何时序电路的状态，都是由组成该时序电路的各个触发器来记忆和表示的。

⑶ 进行计算

把电路输入和现态的各种可能取值，代入状态方程和输出方程进行计算，求出相应的次态和输出。

⑷ 画状态图或列状态表、画时序图

⑸ 电路功能说明

一般情况下，用状态图或状态表就可以反映电路的工作特性。但是，在实际应用中，各个输入/输出信号都有确定的物理含义，因此，常常需要结合这些信号的物理含义，进一步说明电路的具体功能，或者结合时序电路说明始终脉冲与输入、输出及内部变量之间的时间关系。

脉冲型异步时序电路的分析方法和同步时序电路相似。但当用触发器作为存储元件时必须注意，仅在每个触发器的时钟输入端有脉冲信号时，触发器才有可能翻转。

2 在异步时序逻辑电路分析过程中的要点

2.1 在计算的过程中应注意

⑴ 状态方程有效的时钟条件是，凡不具备时钟方程条件者，方程式无效，即触发器将保持原来状态不变；

⑵ 电路的现态，就是组成该电路各个触发器的现态组合；

⑶ 不能漏掉任何可能出现的现态和输入的取值[4]；

⑷ 现态的起始值如果给定了，则可以从给定值开始依次进行计算，倘若未给定，那么就可以从自己设定的起始值开始依次计算。

2.2 画状态图或列状态表和画时序图时应注意

⑴ 状态转换是由现态转换到次态，不是由现态转换到现态，更不是由次态转换到次态；

⑵ 输出是现态和输入的函数，不是次态和输入的函数；

⑶ 画时序图时要明确，只有当CP触发沿到来时相应触发器才会更新状态，否则只会保持原状态不变。

3 分析举例

4 异步时序逻辑电路的一般设计步骤

异步时序电路的设计一般过程与同步时序电路的设计大体相同。但是异步时序电路无统一时钟，这在设计中要加以注意。考虑到异步时序电路中各个触发器的时钟并不是来源于同一个，所以除了要确定各触发器的激励函数表达式外，还要确定各个触发器的时钟信号表达式。异步时序电路广泛地应用于异步计数器的设计[10]。由于这种电路仅有一个脉冲输入端，因而可以使设计简化。构成异步时序计数器的各触发器的时钟不必按函数计算，而是通过分析波形的方法来确定的，这样就省去了一些复杂的计算步骤。图7给出了异步时序逻辑电路一般的分析步骤，归纳起来，在一般情况下可按下列步骤进行：

6 结束语

通过对异步时序逻辑电路分析与设计方法的举例，归纳并总结了异步时序逻辑电路的分析与设计的一般方法和步骤，使得在分析和设计异步时序逻辑电路时更加快捷、准确。

参考文献：

[1] 谢声斌.数字电路与逻辑设计教程[M].清华大学出版社，2004.

[2] 卢超，朱继瑜，郝鹏程，张成杰.基于FPGA的数字信号传输性能分析

仪[J].电子器件，2013.6：837-8412

[3] 卢超，朱继瑜，郝鹏程，张成杰.一种新型车载酒精浓度测量仪的设计[J].

电子设计工程，2013.19：90-94

[4] 蒋立平.数字逻辑电路与系统设计[M].电子工业出版社，2008.

[5] 李响初.数字电路基础与应用[M].机械工业出版社，2008.

[6] 韩伟.数字电子技术及其应用[M].国防工业出版社，2005.

[7] 卢超.无线多点土壤电阻率测量系统设计与测试[J].农业工程学报，