Altera最新验证工具推进FPGA和SoC中高速串行收发器的评估

Altera公司发布JNEye链路分析工具，提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便地评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JNEye工具经过优化，支持Altera 10系列产品，为用户提供了评估Altera下一代FPGA和SoC收发器链路性能的平台。

Altera研究员李鹏博士评论说：“我们提供全套的系统级设计工具，利用这些工具，客户可以对其系统中使用的FPGA 和SoC迅速进行仿真和验证。JNEye链路分析工具是这些解决方案的最新实例。使用JNEye，设计人员能够在电路板级迅速理解我们收发器的性能，非常准确地了解我们的器件与系统中其他器件是怎样相互作用的。”

JNEye工具提供了混合建模方法，集成了器件特征模型，非常精确地处理工艺、电压和温度（PVT）变化。工具提供真实的仿真精度，简化了串行链路收发器的评估，而使用业界标准模型是无法实现这一点的。JNEye支持采用IBIS-AMI器件模型进行链路仿真，可以评估Altera FPGA 和其他发送器或者接收器之间的串行链路。采用JNEye链路分析工具，设计人员能够针对误码率迅速优化发送和接收均衡系数。工具还能用作后设计支持工具，以帮助进行调试和验证。