静电放电器件充电模型CDM失效机理分析

陆 坚，姜汝栋

（1.江南大学，江苏 无锡 214122 ；2.中国电子科技集团公司第58研究所，江苏 无锡 214035）

静电放电器件充电模型CDM失效机理分析

陆 坚1，2，姜汝栋2

（1.江南大学，江苏 无锡 214122 ；2.中国电子科技集团公司第58研究所，江苏 无锡 214035）

CMOS集成电路进入纳米时代，电路的功能日趋复杂，面积也不断增加，电路自身存储的静电电荷对电路造成的损伤将不可忽视，在失效分析中，这种失效模型称为器件充电模型。详细介绍了器件充电模型与人体模型及机器模型在电路原理和电流波形上的不同之处，分析电路上存储电荷的机理和原因，主要是由于电路在生产和使用环境中受到静电源的感应以及电路和其他物体或空气的摩擦等造成。详细分析器件充电模型引起电路损伤的失效机理，器件充电模型作为一个电荷驱动型，其电流方向主要是由电路内部向外部流动，其电流大、上升速度快，会对电路的栅极造成损伤。

静电放电；器件充电模型；人体模型；机器模型

1　引言

在金属氧化物半导体（CMOS）集成电路中，随着工艺水平的不断提升，器件的尺寸缩小至深亚微米以上，器件的性能和速度不断提升，以降低成本。但在缩小工艺尺寸的同时，也带来了一些可靠性方面的问题，静电放电损伤就是其中一个比较突出的问题。

在现实使用环境中，到处都存在电容效应，静电电荷可以存储在任何物体中，静电放电现象随处可见。针对集成电路，当前业界比较公认的三种静电放电模型是人体放电模型（Human body Model，以下简称HBM）、机器放电模型（Machine Model，以下简称MM）和器件充电模型（Charged Device Mode，以下简称CDM）。这三种模型中，HBM和MM由于提出较早而被人们熟知，工程师们也有针对性地设计了各种各样的静电保护结构来提升器件的静电放电防护水平。但随着工艺水平和器件功能的复杂度提升，器件的体积和面积越来越大，另一种静电放电模型CDM逐渐成为一个凸出的问题。

2　CDM与HBM/MM的区别

HBM是指人因走动摩擦或其他原因在身体上积累了静电电荷，当人体接触器件时，人体上积累的电荷就会经过器件的某一个引脚进入器件内部，再经过器件放电到大地。这个放电过程会在短到几百毫秒的时间内产生数安培的放电电流，从而烧毁器件。其等效电阻为1 500 Ω，电容100 pF，等效电路如图1所示。

图1　ESD人体模型网络

MM是指机器或测试机的金属机械手臂自身积累了静电电荷，当机器碰到器件时，就会通过器件的某个引脚放电，造成器件损伤。因为金属的等效电阻为0 Ω，其等效电容定为200 pF，其放电的过程比HBM的放电过程更短，在几毫微秒到几十毫微秒之内会有数安培的瞬间放电电流产生，造成器件损伤；MM的等效电路如图2所示。

图2　ESD机器模型网络

CDM是指器件由于摩擦或电场感应等原因，在器件内部积累了大量的静电电荷，在积累静电电荷的过程中，因为没有通路，所以还未造成器件的损伤。当带有大量电荷的器件接触地面或接地良好物体时，器件内部的电荷就会从器件自身向外流出，造成放电现象。器件面积越大，积累的电荷越多，释放的电流就越大。这种放电模型的放电时间更短，在实际测试中也很难被模拟，不同的放置方式、不同的封装形式都会导致不同的放电电流。CDM示意图如图3所示。

图3　ESD器件充电模式示意图

在这三种静电放电模型中，CDM的峰值电流是HBM和MM的40倍，放电速度是HBM和MM的100倍，CDM是三种模型中造成损伤最严重的一种。三种不同放电模式的放电电流如图4所示。

图4　三种放电模型的电流波形比较

3　CDM的产生原因

在集成电路的整个生产与制造过程中，能够产生静电电荷的场所与物体非常多，与HBM和MM相比，CDM的静电电荷来源无法预见，CDM非常难以控制和防护。能够产生静电电荷的常见物品和场合有晶圆夹具、晶圆探针、输送带传送系统、干燥箱、显微镜及检验试验设备、封装过程、测试过程、测试座和烧写器等，特别是带有玻璃、塑料和陶瓷等材质的物体。当器件与这些物体接触时，由于电场感应或摩擦带电的方式导致电路自身附着大量电荷而发生典型的CDM失效。

在CDM模型中，静电电荷是存储在器件自身上的。由于器件是处于悬空状态，积累在器件体内的静电电荷因同性相斥，在器件内部的电场是均匀分布的，但是集成电路的器件都是制作在硅片表面几个微米的厚度内。如图5所示，在一0.8 μm的CMOS制程技术中，其N阱的深度约2 μm，N+或P+扩散层的深度仅约0.17 μm，但硅片的厚度约有250～300 μm，因此大部分的静电电荷是储存在器件的衬底之中。

当一个积聚CDM静电电荷的器件突然接触大地，累积在器件体内的电荷便会突然向这个接地的引脚集中，而产生放电电流。这时静电电荷能在很短的时间内从器件本体流出，在输入级电路的栅极上瞬时产生过高的电压，这个电压跨接在栅极氧化层上，导致栅极氧化层损伤。虽然该输入级的PAD旁都放置了静电防护电路，但由于CDM的电流泄放速度快、能量大，静电保护电路来不及导通泄放的CDM电流，仍导致输入级电路的栅极损伤。如图5所示，在器件本体内积累的正电荷可能产生的静电电流路径与积累的负电荷所产生的静电电流路径相同、方向相反。

图5　器件充电模式静电电荷示意图

因为静电电荷是累积在器件内部的，不像HBM或MM的静电电荷是由器件的外部经器件的引脚而进入器件内。因此即使该输入级静电放电防护电路能够承受很高的HBM或MM静电放电电压，其CDM的静电放电耐受能力不一定高。如图6所示，某个器件的HBM的静电放电能力达到4 000 V，在生产过程中操作人员都做了严格的静电防护，但是损伤仍然发生，经过失效分析是其内部器件的栅遭到了损伤，测试其CDM放电能力只有500 V而已。也就是说，我们在关注HBM和MM两种静电放电能力的同时，不能忽视CDM的防护能力。

图6　内部单元栅氧击穿

4　CDM的失效机理分析

在HBM或者MM静电事件中，ESD电流是沿着器件沟道的公共接触点，由漏端到源端流动的。在这个电流路径中，由于ESD电流和能量较大，可能产生的失效机理有多晶损伤、栅氧损伤、源/漏穿通和漏接触孔针孔等。而在CDM静电事件中，电流路径不同于HBM和MM静电电流路径，典型的失效现象是器件内部单元靠近接地输入/输出PAD的部分发生栅氧损伤，如图7所示。

图7　HBM、MM和CDM可能的失效部位

CDM静电事件是一个电荷驱动的现象，由于摩擦等原因产生的静电电荷存储于器件自身。如果这个存储有静电电荷的器件的某一个引脚接触到接地良好的金属表面，最初均匀分散在整个器件中的电荷会集中起来，在很短的时间内通过接地引脚泄放掉。

CDM事件中，器件的寄生电容就是不同大小体积芯片的等效电容。所以不同的电路有不同的峰值电流和CDM静电水平。因为CDM的放电电流要比HBM和MM的大而且放电速度快，在CDM静电事件中，当设置在端口的ESD保护电路打开之前，内部电路就发生损伤。CDM这种电容性结构在高频条件下，静电电流最有可能流过栅氧，栅氧在CDM静电事件中最容易遭到损伤。引起这种失效现象的失效机理是大电流密度和强电场；电流引起的失效模式是：大电流损伤产生焦耳热，融化了器件的某个区域。与强电场有关的失效模式有两种：一种是绝缘层断裂或损伤，另一种是电荷注入。绝缘层损伤是由于施加于绝缘层的电场强度超过了该绝缘材料可承受的最大电场强度；电荷注入是由于结表面的强电场加速了电子，使电子获得了足够的能量，克服了氧硅的能量势垒。图8是CDM事件导致的栅极开裂。

5　结束语

CMOS制程已进入纳米时代，栅氧厚度变得越来越薄，导致寄生电容的增加，因此纳米CMOS制程中的MOS管的栅氧更易受到CDM静电事件的损伤。现在更多功能和系统都集成到单个芯片中，例如SOC，这也同时增加了器件的尺寸和寄生电容，导致更多的电荷可以贮存在器件中，诱发更多的CDM静电电流。

图8　CDM事件后导致反向器的栅极开裂

由于静电电荷在生活中大量存在且无法避免，所以CDM静电模型的防护工作要比HBM/MM的困难。目前比较常用的方法是控制两端，一是从设计上进行加固，研究有效的防护线路，提高器件自身的CDM防护能力，但是设计的技术难度高、成本大；另一种就是在器件的生产等过程中加强ESD控制，将积累在器件体内的静电电荷降到最少，减少CDM可能造成的损伤，这种方式由于其经济性和灵活性而被普遍采用。

[1] Steven H Voldman. ESD: Physics and Devices [M]. John Wiley & Sons, Ltd, 2004.

[2] Steven H Voldman. ESD: Failure Mechanisms and Models[M]. John Wiley & Sons, Ltd, 2004.

[3] Alburt Z H Wang. On chip protectiong for integrate circuits[C]. Illinois Institute of Technology, 2002.

[4] Jerry Soden, Jaume Segura, Charles F Hawkins. Electronics and Failure Analysis[C]. Sandia National Labs, 2011.

征稿启事

《电子与封装》杂志是目前国内唯一一本全面报道封装与测试技术、半导体器件和IC的设计与制造技术、产品与应用以及前沿技术、市场信息等的技术性刊物，为促进我国封装测试专业技术水平的提高和生产技术的发展，加强技术交流和信息沟通，特向广大读者和有关专业人员诚征下列内容稿件：反映国内外封装测试技术的综述文章；反映国内外半导体器件与集成电路设计与制造技术的综述文章；电子封装测试技术及科研成果；电子器件与集成电路测试技术及其科研成果；厚薄膜电路、混合电路、MCM、MEMS、印刷电路等组装技术和研究成果；各种封装材料、管壳、模具、引线框架和设备等的研究、设计和生产技术；圆片测试技术及成品测试技术；半导体封装、测试、设计、制造市场信息及市场分析；半导体产业发展的政策与策略；电子器件与集成电路设计技术；电子器件与集成电路制造技术；电子器件和集成电路可靠性及失效分析技术；电子器件和IC产品与应用；半导体封装测试及设计制造前沿技术。

根据国家期刊出版的有关要求，作者投稿时请注意下列事项：

1 来稿尽量用电子文档形式发至本刊电子邮箱，全文不宜过长，应尽量控制在6页以内。

2 正文内容应包含标题、作者及其工作单位、摘要、关键词、正文、参考文献及作者简介。其中标题、作者及其工作单位、摘要、关键词须中英文对照。中文标题控制在20个汉字以内，英文标题最多不超过400个字符；作者按在论文中的地位排列，工作单位需给出所有作者的工作单位全称、所在省市及邮政编码，不同单位作者请用上标注明；摘要应写明论文的研究目的、方法及成果、结论或简要说明论文内容的要点，中文摘要为200~300字，英文摘要200字左右，避免一句话摘要；关键词为3~8个，中文关键词应使用中文全称表示，尽量不采用英语缩略语；正文需适当分节；参考文献请按GB7714-2005著录；作者简介包括作者姓名、性别、出生年份、籍贯、毕业院校、学位、职称、研究方向或所从事工作、单位及个人一寸证件照一张。

3 如为国家基金项目者，应按照国家有关部门规定的正式名称写明基金项目并在圆括号注明项目编号。

4 文内插图与表格应有图/表序和图/表题，图表内的英文词均改为中文，图表应为黑白图像并尽量清晰。

5 来稿请注明第一作者或联系人的电话、E-mail或其他长期联系方式。稿件一经录用，将按国家有关标准支付稿酬。

来稿请发E-mail至ep.cetc58@163.com，或登录本刊新开通的网络在线采编系统进行在线投稿，网址：http://dyfz. cbpt.cnki.net

ESD’s CDM Failure Mechanism Analysis

LU Jian1,2, JIANG Rudong2

（1.Jiangnan University,Wuxi214122,China; 2.China Electronics Technology Group Corporation No.58Research Institute,Wuxi214035,China）

In nano-scale CMOS process, integrate circuit’s area become larger, and it’s function complicated. Because device’s stored charges make device failed,which should be taken into consideration. This failure model is charged device model. The paper introduces the difference of circuit diagram and electric current between the human body model, the machine model and the charged device model. It explains the mechanism and the reasons how the device stored charges: in processes of the ICs, charges can be induced by the ESD source and device rub with other substances and air. Finally, it analysis the failure mechanism made by CDM. CDM is driven by charges, the direction of the ESD current is from device’s inner to outer, it’s high current and quick rise time will make the oxygen gate fail.

electrostatics discharge; charged device model; human body model; machine model

TN306

A

1681-1070（2014）10-0039-04

陆 坚（1973—），男，江苏无锡人，江南大学物联网工程学院集成电路工程专业工程硕士，研究方向为亚微米CMOS集成电路的ESD测试技术，目前在中国电子科技集团公司第58研究所从事集成电路可靠性技术研究和管理工作；

姜汝栋（1989—），男，江苏溧阳人，本科，在中国电子科技集团公司第58研究所从事集成电路失效分析工作。

2014-09-15