可动态配置维特比译码器的设计与实现①

梁赫西， 谢虎城

(湖北师范学院教育信息与技术学院，湖北 黄石 435002)

0 引言

近年来，IEEE 802.11无线网络得到了高速的发展，其中IEEE 802.11WLAN协议支持多传输速率，无线节点可动态调整传输速率来获得较高的传输性能，其凭借高速率、高开放性等特点被广泛应用于无线局域网领域[1－2].Viterbi译码器作为无线网络智能终端设备的重要组成部分，要求其能够根据不同的信道环境来调整调制方式，自适应的配置系统参数，实现更为高效的可靠通信.因此，研究低功耗自适应Viterbi译码器在无线移动手持终端领域具有重要的意义[3－4].

Viterbi译码算法于1967年由viterbi提出，它是一种最大似然译码算法;其在译短约束长度的卷积码时性能甚佳，算法实现容易，从而广泛应用于移动通信系统中;为了进一步提高译码速度同时更好的控制硬件资源规模有效降低功耗，自适应Viterbi译码器一直为研究的热点，Chen Jinghu等人[5]对打孔与非打孔情况下译码深度进行了研究，分别给出了最佳译码深度，但在移动性上具有一定的局限性.张维津等人[7]对用于无线手持终端设备的自适应Viterbi译码器在硬件资源占用及低功耗方面给出了一定的优化，但在实际应用上仍不是很理想.

图1 自适应Viterbi译码器总体结构设计

本文针对适用于无线收发手持移动设备中的Viterbi译码器进行了优化，给出了译码器的最佳译码深度，设计了参数自动配置模块.经过仿真及大量实测数据验证，设计完全满足自适应配置要求，硬件资源占用、译码延迟、系统功耗均得到较大程度的优化.

1 自适应Viterbi译码器优化设计

1.1 Viterbi译码器基本结构

自适应Viterbi译码器总体结构如图1所示.

图中rate为无线收发器检测到的通信数据编码率，译码器自适应模块(DECODER_CONTROLLER)根据编码率，自动选择参数进行系统配置.同时，地址生成单元(ADD_GEN)为相应存储控制单元(SMU)分配地址，对分支度量单元(BMU)幸存路径的存储进行管理，从而使得在不同的通信编码率下自适应的获得最佳译码深度.

1.2 分支度量单元设计

分支度量单元(BMU)主要通过接收来自信道经量化后的判决信息，根据判决信息计算各分支的度量.本文采用了软判决及欧氏距离(euclidean distance)计算方法.

若以BM代表分支度量，则:

式中，n为时间间隔，j是要计算的第 j条路径，Si(n)是进入译码器的i级量化的软判决数据.

为了进一步降低分支度量硬件实现的复杂度，设计对软判决时欧氏距离公式进行了简化，若判决位数为3位，则原始计算公式为

该操作涉及乘法及开方运算，在硬件实现上较为复杂，设计对其简化为绝对值和的形式.

通过随机数据的matlab译码模拟，发现其两者在译码性能上相差无几，但在实现上，成功地把乘法及开方运算转换为逻辑运算，大大的简化了硬件实现复杂度，有效地节约了芯片面积及功耗.

1.3 加比选单元设计

加比选单元(ACS)完成了对路径度量的计算、累加、比较及更新，输出幸存路径标志信息.对碟形结构分析可知，32个蝶形中每8个具有相同的运算规律(单碟形结构如图2所示)，本设计采用了4碟形结构的ACS单元并行处理结构，可在每一时刻输出8个状态的更新值，其逻辑结构如图3所示.设计在保证译码速度的同时有效的控制了硬件资源及功耗.

图2 ACS单碟形结构

图3 ACS结构

1.4 自适应幸存路径管理单元设计

幸存路径管理模块(SMU)把ACSU单元输出的路径转移信息进行存储，并选择一条可能性最大的译码路径进行输出.硬件实现上一般分为寄存器交换结构(RE)和回溯译码结构(TB).前者有着译码速度高、延迟时间短等优点，但随着寄存器数目的急剧增加带来的是逻辑资源及系统功耗巨大消耗.回溯算法实现时以RAM为主体，对每个状态的幸存路径信息进行存储，其相对于RE结构大大的减少了寄存器的数据交换数量，从而大大降低了系统功耗，缺点是回溯延时带来的译码速率的下降.本文设计基于无线移动终端所要求的低功耗，小体积要求采用了TB结构.

截尾型Viterbi译码器的回溯深度D与系统误码率呈指数关系，选择合适的D(译码延时小、系统误码率小)对系统译码性能至关重要.802.11a协议支持多种调制方式及多种编码速率，若Viterbi译码器选择单一的译码深度势必会降低系统译码速率、增加系统功耗.本文提出一种自适应动态配置译码深度的SMU结构，如图4所示.

图4 自适应动态配置SMU结构

图中Rate为无线收发器接收的当前编码速率，根据当前的调制方式及编码速率，选择最佳译码深度即图中信号D;地址生成单元(ADD_GEN)控制幸存路径管理单元SMU中6片大小为(D/3*64)RAM的读写.幸存路径管理单元SMU采用三路回溯，在读写RAM4时，启动回溯，同时对三片 RAM(RAM4，RAM5，RAM6)进行读写操作.

2 译码深度参数确定

根据802.11a无线局域网(WLAN)协议的要求，搭建了相应的OFDM系统仿真平台[4]，对不同调制方式(BPSK、QPSK、16QAM、64QAM)下的系统误码率(BER)和译码深度(depth of trace back)之间关系作了仿真比较，测得在不同调制方式下，Viterbi译码器的最佳译码深度D，结果如图5所示.

从图5可知，对于不同编码率(R取1/2，2/3，3/4)在信噪比SNR=3的环境下，误码率与译码深度关系如图中曲线所示，呈一种指数下降关系，且最终趋于稳定.其中a图中显示，四种不同调制方式在R=1/2，SNR=3的参数下其四条曲线变化趋势一致，译码深度与误码率(BER)之间是一种指数下降的关系;对于调制方式为DPSK时，译码深度D小于24时，随着D增加，BER有明显的下降;当D大于24时，随着D的增加，曲线的BER的变换不很明显;所以当编码速率R=1/2、调制方式为BPSK时，其最佳译码深度D为24.通过对图5的仿真结构分析可知各调制方式及其对应的最佳译码深度如表1所示.

表1 调制方式及最适译码深度关系

3 仿真分析及FPGA实现

硬件实现上本文设计的自适应Viterbi译码器采用Verilog硬件语言描述，在 ModelSIM及 Debussy仿真平台上完成了RTL电路的功能仿真和时序仿真，仿真结果如图6所示，译码器在XILINX公司的SC4VSX35芯片上进行了综合验证其结果均显示了设计的正确性，具体结果分析如表2所示.

表2 资源占用与功耗分析

文献7 84 3192 554文献7 64 3192 462文献7 48 3192 390文献7 24 3192 246本文 96 2321 470本文 84 423本文 64 351本文 48 297本文24 185

从表2中可知，与文献5相比，本设计硬件资源减少了约52%，D=84时，功耗降低了约34%;与文献6相比，硬件资源减少了约71%，与文献7相比，硬件资源减少了约27%，D=96时，功耗降低了约23%.

图5 不同调制方式下的最佳译码深度

图6 仿真结果

4 结束语

本文通过对Viterbi译码器的控制单元和幸存路径单元的改进优化，译码器根据不同的信道环境，不同的调制方式，自适应的动态配置最佳译码深度;满足无线移动网络终端对资源占用及低功耗的要求.通过通信仿真平台的搭建及分析，给出了Viterbi译码器在不同调制方式下的最佳译码深度.经过Xilinx的FPGA芯片验证，及大量实测数据检验，说明了本设计完全满足协议通信要求，与传统算法比较减少资源占用约27%，同时降低功耗约23%.可以更好的应用于不同调制方式的无线通信系统.

[1]Ameen，S.Y.，Al－ Jammas，M.H.，Alenezi，A.S.FPGA Implementation of Modified Architecture for Adaptive Viterbi Decoder[J].IEEE Electronics，Communications and Photonics，2011:1－9.

[2]Chih－Jhen，Chen，Chu Yu，Mao－Hsu Yen，Pao－Ann Hsiung.Design of a Low Power Viterbi Decoder for Wireless Communication Applications[J].IEEE Consumer Electronics，2010:1－ 4.

[3]Lei－ ou Wang，Zhe － ying Li.Design and Implementation of a Parallel Processing Viterbi Decoder Using FPGA[J].IEEE.Artificial Intelligence and Education.2010:77 － 80.

[4]Keller T，Hanzo L.Adaptive Modulation Techniques for Duplex OFDM Transmisson[J].IEEE Transaction Vehicular Technology，2000，49(5).

[5]Jinghu Chen，Fossorier，P.M.C.Evolution for BP － based Decoding Algorithms of LDPC Codes and Their Quantized Versions[J].IEEE Commun Lett，2002，6(5):208 －210.

[6]So－Jin Lee，Joo－Yul Park，Ki－Seok Chung..Memory Efficient Multi－ Rate Regular LDPC Decoder for CMMB[J].IEEE Trans Consumer Electronic，2009，55(4):1866 －1874.

[7]张维津，张科峰.可重构幸存路径管理Viterbi译码器的研究与设计[J].微电子学与计算机，2011，28(2):21 －27.