基于FPGA的DDS调频信号的研究与实现

2013-08-24王奕翔李梦醒

科技传播 2013年23期

王奕翔，李梦醒

湖南城市学院通信与电子工程学院，湖南益阳 413000

0 引言

当前国内市场通信电子行业发展尤为迅速，随着技术的不断发展，现如今的调制信号逐步采用的是基于FPGA 中DDS 的调制信号，这种调制技术在频率切换程度上十分准确，对于在其传输通道中频率的分辨率与传统相比而言，现已能达到了对屏幕960*1024 解析的能力范围。在调制技术上系统的硬件设施要求较低，采用的大部分都是单片数字化编程器件，大大降低了生产成本。在技术工艺中，软硬件设施都是采用的是当今最先进的设施，硬件设施采用的是残留边带调制的编码器，对其要求技术工艺的信息量大。硬件设施的整体布局规划也十分复杂，软件设施中对于信号内部的整形，由连续、有限正余弦的模拟信号通过信源编码器转化为间断、无限的数字信号，在转化过程中还需要对信号进行抽样、量化、编码。对于已经转化的数字信号，信源编码器起到的作用是提高数字信号的编码程度，确保系统的整合效率。

1 频率合成器中的技术指标

在频率合成器中包含的技术指标很多，但是根据不同的工作性质以及所用到的参数，其中主要包含以下技术参数指标。

1.1 工作频率范围

合成器在正常工作状态下，最高频率与最低频率的范围界限，成为合成器的工作频率范围。在此范围内，合成器在传输信道中会间隔一定时间内，输出众多的离散等频率的信号，信号在传输过程中基于一定的频率范围，并且在系统允许的范围界限内，调制振荡频率的间隔，对于抽样频率要满足fm＞2f，在正常传播信号的频率一般在3400Hz，所以fm 抽样频率为8000Hz。

1.2 频率间隔

离散信号之间都存在一定的频率间隔，这种间隔的大小主要依据的是合成器的用途，对于单边带的调制中（SSB），通信频率的间隔为100Hz,30Hz，10Hz 有时甚至缩短到0.1Hz。但是在残留边带调制中（VSB），信号的间隔频率在10kHz 左右，而在信道间隔上则又有所不同，根据目前信道传输信号的趋势，上行信道的带宽为890MHz ～915MHz，下行带宽为935MHz ～960MHz，其中对于上行带宽传输终端为基站，接收终端为移动台MS，对于下行带宽的传输终端为移动台MS，接收终端为基站，两者之间的频带宽度间隔为25MHz，载频之间的间隔宽度为200kHz，信号采用的调制方式为基于FPGA 中DDS的调制方式，这种调制技术的编码速率为270.833kbit/s，编码过程中码字的跳频速率为217 跳/s。

1.3 频率转换时间

在频率合成器在正常工作状态下，由一个工作频率状态经过离散信号之间的转化到达另一个工作频率，所经过的时间即为频率转换时间，时间段的长短主要依据合成器中电路的集成形式，并且在一般硬件设施中添加的是小规模集成电路。下表为芯片个数与转换时间之间的关系，频率转换时间会随着电流的减弱而减小，主要是因为振荡电路中电流一旦减小，交变电流之间的周期就会延长，由公式f=1/T 得出，频率与周期成反比关系，所以周期一旦延长，离散信号之间的频率转换时间便会缩短。

芯片个数(个) 2 3 4 5转换时间 83ms 60ms 47ms 25ms

1.4 频谱纯度

频谱纯度指的是传输信道中信号频谱中信息的纯净程度，此表示方法可以用输出信号端中有用信号电平的幅变与各个寄生频率之间总电平跳变的幅值所比的分贝数。一般把寄生频率放置于f0 的范围界限内，相位噪声放置于f0＜f＜2f0 范围内，并且还要与寄生频率关于选定频率成轴对称关系，谐波频率规定的范围为3f0 范围的界定值。频率合成器在一定频率输出范围值上采取的频谱分析的方式，即在电子分析仪上分析信号传输的波形信号，并且分析成分中还包含了信号抗噪声的干扰，基于干扰能力的范围可分为周期性干扰和随机性干扰，周期性干扰值是混频器中多种干扰信号频率的组合。

2 DDS 的原理及组成

2.1 DDS 的设计原理

DDS 设计原理上采用的是单频率传输信号的表示方法，一般可归结的公式为：A(t)=Bsin(2πft+￡)，在变化关系式中保证B 和￡不变，则A(t)为一个不变的原值，通过对式子简化得出A(t)=sin2πft。这是一条关于f 的一次函数关系式，并且随着时间的变化而变化，转化为过原点的线性代数，然后再对两边求导，γ（t）=2πf，最后得出一个关于常数的函数关系式，即为信号传输的频率值。如果对上述式子进行采样，便会在原有基础上得出离散型正弦波形序列即：A(t)=sin2πf，然后通过两者之间的转化，最后得出离散型相位函数关系表达式△＠=2πft,此函数关系表达式为经过连续两次对抽样信号相位增量之间的转化方程。然而在波形变化频率范围上，划分的主要依据是根据变量f 的变化范围，有上述公式A(t)=sin2πf，此主要变量为频率f，随着变量依次变化，致使波形周期随着f 的变化而变化，然后经过累加器将变量参数的变化情况传至ROM 内部存储单元，然后将频率变化的波形呈现在示波器中。

2.2 DDS 的组成部分

根据信号频率的变化范围,需要对信号进行如下的操作程序∶对每次抽样、量化后编码信号进行等次位的相位累积，在输出变量部分利用模2 加的方式进行相与运算，模2 加采用的是二进制的编码方式，利用0 和1 相与，在相与过程中相同为1，相异为0 的划分为依据，对不同的编码程序进行累积运算；再将累积后的运算值转变为相对应的正弦函数图象，可利用ROM内部的存储单元将正弦函数图像转化为不同幅值的正弦波形代码；将波形代码按照设备所输出的电压值，然后经过频率之间的不同转化，达到电压与电流的正常配比关系，具体操作程序流程如下图所示，最后交流电压通过数模转化器转化为直流电压-48V，保证设备正常的工作电压。

3 仿真与实验

取抽样载波系统中载波频率的预定值1MHz，然后在编码调制信号解调器中调制时标频率的界定值为100kHz，接着在累加器中设定累加波形的个数，一般设定为3 个正弦波形和1 个余弦波形在累加器中进行相位累加，并且累加器的IP 地址要与终端设备的IP 地址相同，划分到同一个小型局域网内，之后用实验设备进行下载，其中对于FGPA 内部的硬件设施采用是数字化电路输出所用的单极性芯片，再将实验设备连接到脉冲示波器中。观察信号波形的变化，在纵轴电压值得变化区域内，测量标准的范围在-4～+4V 之间，传输信号的峰值在示波器中显示的最大值为1.414V，数据载波频率在波形图中显示的数据为14.2kHz，与设定的数据偏差在1.69%左右。经过上述实验的分析与综合，基于FPGA 中DDS 调频的信号不但系统稳定性能高，并且操作流程逐渐简单化。