基于FPGA的惯性平台测试保护电路设计

毛端海，董金龙，龙 琼

（1.第二炮兵工程大学 陕西 西安 710025；2.海军兵种指挥学院 广东 广州 510430）

惯性平台是导弹、航空飞机、运载火箭等飞行器中制导与控制系统中的核心部件，主要是为相关飞行器建立惯性空间的方位和姿态角基准[1]，包括陀螺仪、加速度计和伺服回路。陀螺仪测量飞行器相对惯性空间的角度、角速度，加速度计测量飞行器相对惯性空间的速度和加速度[2]。陀螺仪、加速度计能否正常工作直接关系着飞行器的可靠性。

惯性平台失稳倒台、加速度计飞转是惯性平台测试和正常工作中应重点防范的故障[3]。当外部环境过载或稳定回路的某一环节发生故障时，可能导致系统不稳定发散或开环，引起环架（常平架）伺服电机单向驱动，造成平台环架从原来的稳定位置向某一边快速转动倒下，由于惯性平台上环架和陀螺具有的交耦性，在高速率的情况下，会引发其它各环架伺服回路的同时倒环，这就是所谓的惯性平台失稳倒台。如果不及时切断电源，会对惯性平台上的惯性器件造成致命性损伤[4]。

加速度计飞转主要是针对陀螺摆式加速度计，通常由于加速度计回路故障，或陀螺激磁电源异常，使得加速度计输出的加速度明显超出加速度计的正常测量值，则说明陀螺发生了飞转，时间稍长会造成陀螺的严重磨损。

为防止惯性平台倒台、加速度计飞转造成的巨大损失，通常在研制惯性平台测试系统时，都会加入测试保护电路。相对于传统的单片机电路，现场可编程门阵列FPGA具有集成度高、处理能力强、运行速度快、灵活可重配置、实验风险小等优点[5]，在复杂数字系统中得到了越来越广泛的应用。本文结合某型平台通用测试系统的研制，设计了基于FPGA惯性平台测试的保护电路。

1 保护原理

平台失稳倒台保护原理：对姿态角进行实时检测，判断短时间内姿态角的变化率，即角加速度是否超过设定的阈值。若超出，则输出保护信号，断开平台稳定回路供电，从而实现倒台保护。

加速度计防飞保护原理：利用计数器对加速度计输出脉冲进行定时计数，并设定计数溢出值。如果加速度计工作正常，在规定时间内计数便不会产生溢出；当加速度计出现飞转时，输出脉冲频率将明显增大，从而可能使计数器计满溢出，FPGA响应溢出信号，输出保护信号，切断加速度计回路供电，防止加速度计飞转。

2 硬件设计

某型惯性平台构成包括3个动力调谐陀螺仪和2个挠性摆式陀螺加速度计、一个石英加速度计，其中石英加速度计不需要设计保护电路。平台测试保护电路则对应包括陀螺仪保护电路和加速度计保护电路。

2.1 陀螺仪保护电路

平台输出的X、Y、Z姿态角信号实际是以各自通道的开门脉冲、关门脉冲两路信号输出的。任一通道的保护电路如图1所示。82C54的一个16位计数器即可满足一个通道的姿态角计数[6]。

开关门信号经异或门后，再与开门信号相与，作为82C54的GATE端信号。开门脉冲到来后，82C54计数器的GATE端变为高电平，使82C54计数器开始计数，关门脉冲到来后，82C54计数GATE端变为低电平，使82C54计数器停止计数，FPGA查询到该通道计数结束后，读取该通道的计数值，经过计算可以得到姿态角的大小，进一步计算出角速度。

图1 陀螺仪保护电路图Fig.1 Gyroscope protection circuit

2.2 加速度计保护电路

加速度计保护电路如图2所示。

图2 加速度计防飞保护电路图Fig.2 Circuit of preventing accelerometer turning to fly

每个陀螺[7]加速度计的输出包括正计数脉冲和负计数脉冲两路信号。两个加速度计的四路脉冲分别送到两片82C54的4个计数通道CLK端，各通道采用方式0，并设定82C54计数溢出值（对应的是加速度的保护阈值）。

一旦陀螺加速度计发生飞转，必然引起4个计数通道中某一路溢出，经过三个或门的求和判断，形成一个中断请求信号，FPGA响应这一中断，立即控制继电器切断加表回路电源，使加速度计的陀螺停止转动，从而保护加速度计。

2.3 FPGA的选取

目前，主要的FPGA供应商有Xllinx公司、Altera公司、Lattic公司和Actel公司，其中Xllinx公司和Altera公司的规模最大，能提供器件的种类非常丰富。Altera公司的主流器件有 CycloneⅡ，CycloneⅢ，StatixⅡ，StatixⅡGX，StatixⅢ和 StatixⅢGX等系列，其中CycloneⅡ和CycloneⅢ系列主要应用于逻辑设计和简单的数字信号处理，StatixⅡ和StatixⅢ系列主要应用于高速复杂数字信号处理和高速逻辑设计，StatixⅡGX和StatixⅢGX系列主要应用于通讯领域；Xllinx公司的主流器 件 有 Spartan-3E，Spartan-3A，Virtex-4LX，Virtex-4SX，Virtex-4FX，Virtex-5LX，Virtex-5SX 和 Virtex-5FX 等系列，其中Spartan-3E和Spartan-3A系列主要应用于逻辑设计和简单数字信号处理，Virtex-4LX和Virtex-5LX系列主要应用于高速逻辑设计，Virtex-4SX和Virtex-5SX系列主要应用于高速复杂数字信号处理，Virtex-4FX和Virtex-5FX系列主要应用于嵌入式系统。

综合考虑保护电路的设计要求、成本、运行环境等各方面因素，最终选定Altera公司CycloneⅡ系列中的EP1C6作为保护电路中的FPGA。

3 软件设计

图3 主程序流程图Fig.3 Main program flow chart

主程序流程如图3所示，其主要功能有：1）对计数芯片82C54的控制。2）在82C54完成计数后读取计数值。3）判断姿态角速率是否超差。4）进行保护控制。

用于姿态角计数的82C54 3个通道采用方式4，并设置一个足够大的计数初值，该初值足以保证在姿态角一个开关门脉冲周期内计数不会溢出。

EP1C6通过时钟分频设置时长为20 ms的中断，中断子程序流程如图4所示。

图4 中断响应子程序流程图Fig.4 Interrupt response subroutine flow chart

4 结束语

文中已为某惯性平台的测试系统设计了测试保护电路，完成了电路板的编程和调试工作，并在该平台上进行了相关实验。从实验结果来看，当出现平台倒台、加表飞转时，测试保护电路能够及时切断平台伺服回路电源，有效保护了平台中的惯性器件。

[1]孙保和，杨朋军.惯性平台台体动态分析及动力修改[J].弹箭与制导学报，2006，26（3）：53-58.

SUN Bao-he，YANG Peng-jun.Dynamic analysis and modification for inertial platform[J].Journal of Projectiles Rockets Missiles and Guidance，2006，26（3）：53-58.

[2]翟兆松，毛端海，李世平，等.惯性平台防倒台保护电路设计[J].电子科技，2010，23（11）：77-79.

ZHAI Zhao-song，MAO Duan-hai，LI Shi-ping，et al.Design of a protection circuit to avoid collapse of the inertial platform[J].Electronic Science and Technology，2010，23（11）：77-79.

[3]陈乃川.平台防飞的软件设计依据[J].航天控制，1994（4）：19-21.

CHEN Nai-chuan.The basis for designing a software to prevent a platform from runaway[J].Aerospace Control，1994（4）：19-21.

[4]赵春海.一次惯性平台失稳倒台故障分析[J].导弹与航天运载技术，1999（2）：22-25.

ZHAO Chun-hai.The trouble analysis of an inertial platform running away because of M is-stability[J].Missles and Space Vehicles，1999（2）：22-25.

[5]童鹏，胡以华.FPGA器件选型研究[J].现代电子技术，2007（20）：66-68.

TONG Peng，HU Yi-hua.Studying about the selection of FPGA devices[J].Modern Electronics Technique，2007（20）：66-68.

[6]刘强，王跃明，刘银年.82C54在电机测速电路中的应用[J].传感器与微系统，2008，27（2）：109-111.

LIU Qiang，WANG Yue-ming，LIU Yin-nian.Application of 82C54 in electromotor-speed-detecting circuit[J].Transducer and Microsystem Technologies，2008，27（2）：109-111.

[7]程龙，周海渊，吴旭贤.静电陀螺监控器陀螺控制信号自动化检测系统设计[J].现代电子技术，2012（6）：176-178.

CHENG Long，ZHOU Hai-yuan，WU Xu-xian.Design of automatic test system for gyro control signals of ESGM[J].Modern Electronics Technique，2012（6）：176-178.