基于边界扫描技术的电路板测试研究

兰玉富

【摘 要】边界扫描技术是一种新型的测试技术，对于电路板上的引脚，互连进行了相互的测试。解决了大规模集成电路之间的测试问题，提高了设备测试的准确度，降低了维护费用以及保障费用。由于边界扫描技术具有诸多的优点，因此，在工业界得到了广泛的运用。本文通过对于边界扫描技术的基本原理进行概述，分析了边界扫描技术在电路板测试中的应用，体现了边界扫描技术在电路板测试中的高效率性。

【关键词】边界扫描；电路板；测试；研究

0.前言

测试技术在电路板生产以及维修方面占据了重大的作用，组装电路板的高集成性以及印刷电路板的高密度性使得外接可测试的引脚越来越少，纳米级单元的出现对于传统测试工作带来了极大的不便利。常规的物理测试方法难以对测试芯片进行接触，造成测试过程的误差率提升。最初，人们也通过在电路板上增加测试引脚的方法加强测试点，以加强测试灵敏度。但是，这仅仅是换汤不换药的方法，对提高电路板的可测试性作用不大，对电路板测试技术进行本质上的改革是大势所趋。上个世纪八十年代以后，有识之士通过在芯片中加入测试技术的方法改革了整个工业测试技术。这种方法将测试与设计两者进行高度结合，加强了整个电路板测试的高效率性。

1.边界扫描技术原理分析

边界扫描技术是以芯片的每个信号引脚为基础，通过在每个逻辑电路之间设计连接接口的方试，将测试数据由串行接口进入测试仪器中，同时，插入边界扫描单元实现的一种测试技术。这是一种大规模集成电路进行测试的方法，解决了芯片内部元件互连性较弱的问题，得到了工业界的大国倡导。其中，边界扫描测试算法以及整个扫描技术在我国得到了大幅度的应用。目前，国外的电子设备多以边界扫描进行核心测试，内置入芯片里进行工业设备的集成。但是，这种芯片多由国外进口，价值不菲，研制适合我国使用的芯片是提高整个行业的方法。

边界扫描技术的基本原理以将芯片引脚与内部的逻辑组织之间相连，通过对于移位寄存器的数目增加量形成测试单元。以专用的边界扫描控制引脚作为基础，对芯片进行管理，设定，封锁，以及信息抽取，使芯片，电路板以及系统信息达到完整的框架。以自身携带的自个串行接口（又名测试访问端口TAP）作为基础，连接复杂的集成电路。除了测试访问端口之外，集成电路可使用移位寄存器和状态进行边界扫描功能。在测试数据输入线上将芯片中自带的数据输入到寄存存储器中，以测试时钟进行时间控制，进行PCB输入引线输出。还可以通过不同芯片之间的反馈连接判断判断是否存在着故障。边界扫描技术以内部总线和芯片内的扫描程序共同连接成为整体。

图1 边界扫描技术原理图

2.边界扫描技术测试流程

边界扫描技术可以实现电路板内部引脚之间不同器件的互连，同时实现内部仪器间的测试工作。在电路板的设计之处，引入可测试技术的概念，提高测试功能以及技术的覆盖率，提高测试效率，降低生产成本。在测试的过程中，测试的内测试工作内部指令储存器完成，外测试由不同的信息源进行网络互通，运用输入输出数据的参数比对，检验整个运行过程是否正确执行。

2.1内测试

内测试是运用边界扫描技术进行电路板内部元件的测试，可测试出元件中是否存在故障。边界扫描技术在电路板内部的测试分为三个过程，首先，检查整条链路是否连接通顺，保证基础硬件的完整性。利用JTAG接口的四条连接线，包括测试数据输入（TDI）线进行数据的导入，保证数据的有效输入，方便从线路的源头上检查故障。运用测试数据输出（TDO）进行数据的打印比对，保证整个过程的正确性。以测试时钟（TCK）为内在时间描述机制进行测试过程的时间判断。选择合适测试模式（TMS）符合不同规格的电路板测试。其次，进行各芯片之间的网络连接互连，将数据信息通过芯片内部的网络进行传输。通过故障灯显示仪进行传输过程的全观察，确保芯片之间的连接没有故障。最后，将内置的测试技术对芯片进行测试，利用JTAG Commander辅助工具对内部数据进行连接测试。

2.2外测试

外测试是指对电路板的整个器件之间在进行测试，保证电路版的设备完整性。外测式主要由以下步骤组成，首先，配置板级测试电路，保证整个测试基础的运行，运用扫描链上的IO电路对不同电路板上的物理测试引脚进行数据访问，得到数据信息的正确反馈，保证连接商品的顺畅。其次，进行电路板上不同部件的互连性测试，进行PCB贴片，可以对所有类型的闪存进行内置编程，创建和校验各级类型的数据库，包括器件，模块以及不同的板块等。运行非边界扫描单元进行特征数据的检测，包括DB，IR，BS的互连以及二进制计数的投其所好，模拟故障模式进行全电路板间的扫描，检测不同电路之间是否存在开路，断路的现象。

图2 测试流程

3.边界扫描技术在电路板上的测试案例

现在以PCB基础样板电路板为测试实例，此电路板由微处理器责整体器件之间的互连工作。通过以太网接口实现了与外路设备的连通，此设备上有如下几个器件可以进行测试，都具有相应的接口器插座。根据此声电路板的特点，进行以下流程的测试。

首先，进行基础设备的测试，保证整个连接器件的完整性。对电路的链路进行自测试，保证各器材内部的完整性，排除自带的故障，包括链路的连接以及信号之间的连接。同时，保证所有器材的标识码和用户标识码之间准确无误。自测试结束后，进行BS器件之间的网络连接测试。以自制的测试算法，包括零一算法等对网络进行连接，从网络的接口一端向另一端进行扫描，通过单元进行数据输入，再加另一扫描单元进行数据收集，最后由TDO进行数据输出。以打印测试的数据结果进行信息比对，测试网络通路中是否存在着连接死角，并对故障进行排除。

其次，进行整个电路板的核心测试。在电路板的整个测试进程中，注重测试链路的设计效果。注意JTAG信号的驱动问题。保证不同的信号接口在运行过程保持运转的稳定性，同时，按照已经有的设备标准，在板级进行数据输入输出的过程中，进行上拉电阻的拉高处理。同时，将电路的高压状态调整为低压状态，运用不同的电线分压方法促进电路板内部设备之间的兼容性，如果技术不支持，可用相应的电压转换器完成。

4.结论

随着电子元件的大规模集成化，以及芯片内部封装越来越密的特点，边界扫描技术测试的机制可以解决引脚过密的问题以及加大设备之间的连接度。因此，边界扫描技术在电路权测试中的运用必然成为一种历史潮流。对边界扫描技术进行深层次的研究，不仅可以加强对于电路板上可控点以及测试点的数目增多，同时，也可以减少测试时间，提高资金的利用率，对于工业设备的发展具有极其深远的意义。

【参考文献】

[1]刘明云，李桂祥，张贤志.基于边界扫描的板级动态扫描链路设计策略[J].现代雷达，2005（01）.

[2]牛春平，常天庆，陈圣俭，任哲平.应用边界扫描技术提高电路板可测试性的两种优化问题[J].微电子学与计算机，2004（11）.

[3]都学新，张宏伟，许东兵.数字系统的故障诊断、可测性设计与可靠性[J].火力与指挥控制，2002（S1）.

[4]周战馨，缪栋.基于PCI总线的超大规模集成电路边界扫描测试系统[J].计算机自动测量与控制，2002（02）.

[5]谈恩民，郭学仁.边界扫描结构下的BIST内核及FPGA实现[J].桂林电子工业学院学报，2000（01）.