基于FPGA的等精度频率计设计与开发

高玉秀

（1. 中国海洋大学，山东 青岛 266003；2. 潍坊科技学院，山东 潍坊 262700）

在本设计中，单片机的所有控制信号及数据接受和发送都是通过FPGA完成的，因此首先在FPGA内通过两片74373锁存芯片构成双向口电路，为两者搭建信号通道。根据题目要求，频率测量范围要求从1赫兹到35兆赫兹，采用分段处理的方法，对高低频分别采用不同的比较整形电路。FPGA内部特别设计乘法器与除法器。被测频率信号与100 M时钟信号（40 M标准时钟信号倍频后所得）计数所得的两路32位数据，经过乘除法运算后，将最终获得的被测信号的频率值送入单片机内，单片机控制液晶显示器显示。

1 理论指导

1.1 等精度测频率

在测量过程中，被测信号与使能信号接入一个D触发器，此时使能信号功能相当于一个闸门，控制计数器的开始。同时将被测信号与闸门信号一同进入计数器。当被测信号的第一个上升沿脉冲来时，闸门信号也为上升沿，从而开始计数，当使能信号变为跳变为低电平的时刻，此时被测信号的上升沿控制闸门信号跳变为低电平，这样就保证了闸门信号内所计数是被测信号周期的整数倍。

对被测信号频率的计算公式：Fsin＝Na*Fs/Nb。

式中，Fsin：被测信号频率；Na：被测信号所得频率计数；Fs：100 M；Nb：标准时钟信号所得频率计数。

由于闸门信号时间长正好是被测信号周期的整数倍，所以Na不存在误差，而Nb存在±1的误差，因此系统的相对误差为：

当T≈1 s，Fs＝100 M时，△Fsin≈1/100 000 000 Hz；符合题目要求。

但是当低频段的频率低于闸门信号频率时则无法计算出频率。

1.2 等精度测周期

在测量周期的时候，首先将时间单位设置为纳秒输出，这样，根据计算公式：Tsin＝1/Fsin＝Nb/Na*10（ns），可在乘法器，除法器链接一个选择输出电路。完成由频率到周期的转换。

2 电路与程序设计

2.1 电路设计

电路设计包括六个主要部分：程控放大电路，比较整形电路，双向口电路，等精度测量，计算器，按键编码及扫描电路。

由于在测频率及周期部分没有宽带有1Hz－35MHz的比较器，所以采用分段处理的方法实现整个频带的测量。为了防止干扰的误翻转，我们采用了带正反馈的滞回比较电路。在反向输入时，其正向阈值电压，对应比较后信号的下降沿。负向阈值电平为0V，对应于比较后信号的上升沿。故输出信号的上升沿仍需过零比较。

2.1.3 双向口电路

在本设计方案的硬件电路板中，由于单片机并没有直接与键盘，液晶显示，外界扩展芯片等器件相连接，而是将所有连线均与FPGA连通，单片机不能直接控制这些器件，因此有必要构建双向口电路。FPGA内部的双向口电路有两片74373锁存芯片构成，当单片机进行读操作时，片选信号选通控制读入的74373芯片，未被选通的另外一块74373芯片则阻止数据的写入。

2.1.4 键盘编码及扫描电路

键盘电路控制 3*6矩阵键盘，3个特殊功能键及三个拨动开关。键盘控制电路的内部时钟频率需要较低，因此首先要将标准时钟做20 000分频后，再作为其时钟信号。当有按键按下时，进入读按键中断程序，单片机控制片选按键扫描电路并编码所需各路高低电平输入该扫描模块，扫描电路接受数据并编码对照，将确定后的按键代码输出并发出中断信号以便做下一步处理。

2.1.5 等精度测量模块

等精度测量过程是将被测信号与40 M标准时钟信号同时输入该模块，在闸门信号内同时对被测频率与标准时钟信号计数。闸门信号是用于保证被测频率从其输入的第一个上升沿开始，最后一个脉冲的下一个上升沿结束。将两个计数结果分别以64路二进制数输出，其中高32位为被测信号的计数结果，低32位是40 M标准时钟信号的计数结果。

2.1.6 计算器

计算器的主要构成是乘法器，除法器及数据切换单元，数据切换单元用于选择计算频率或周期，当输入信号 f为高电平是计算器给出频率计算结果，当 f为低电平时计算器给出周期的计算结果。

2.2 程序设计

程序设计部分包括单片机功能控制和FPGA数据处理，单

2.1.1 程控放大电路

以MAX309为模拟开关，用OPA637接成一级同相放大器进行10倍增益放大，用两级OPA637级联进行120倍放大。

2.1.2 比较整形电路片机通过键盘对FPGA进行控制，实现对输入信号的频率测量，闸门信号的产生，键盘按键的确定，存储及液晶的显示。单片机作为整体控制部分，主要进行供能性控制与设置，并通过液晶显示器构成人机交互界面；FPGA作为数据部分的逻辑控制，主要进行数据的采集与处理，其重点部分包括等精度测频，键盘编码及扫描，时钟控制，数据存储，数据回放，数据运算等。