组合电路中的竞争与险象

　　摘要：介绍并分析了在组合逻辑电路的设计中，竞争与冒险的概念及其产生的原因。归纳概括检查一个组合逻辑电路是否存在竞争与冒险的方法。通过举例说明消除竞争与冒险的方式，并利用Multisim软件进行实践论证。
　　关键词：竞争与冒险；组合逻辑电路
　　在一个实际的组合逻辑电路中，当输入信号发生变化时，其输出信号往往不能同步地跟随输入信号的变化而变化，而是经过一段过渡的时间后才能到达原先期望的状态，从而产生瞬时的错误输出，造成逻辑功能的瞬时紊乱。这种现象就像瞬时信号在通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同