基于OTDM的铁路区间光纤通信系统复用电路设计

2012-11-29胡祖翰黄池翔张志强唐金成

铁路计算机应用 2012年1期

胡祖翰，罗斌，黄池翔，张志强，唐金成，潘炜

（1.西南交通大学信息科学与技术学院，成都 610031；2.中铁八局电务工程有限公司成都 610031）

铁路沿线的长途电缆线路大多建于80年代，主要用途是为工务施工防护或应急通信等临时通信提供模拟电话[1]。铁路既有线采用长途通信电缆加通话柱的方式实现铁路沿线的区间通信。根据规范要求[2]，区间通信以共线方式提供3—4路电话通道[3]。随着应急通信增加了视频传输业务，以及铁路沿线众多设施逐渐纳入视频监控的范围等新业务[4]，这些应用对通信传输带宽的需求增大，以既有长途通信电缆为基础的区间通信系统无法满足这些需求。

本文以OTDM（光时分复用）技术为基础，研究一种区间光纤通信系统的时分复用解复用技术，该技术的各路数据通过CPLD编程进行电路设计后调制成光信号形式在光域中进行复用，实现了多个无源光接口间信号的准确复用与解复用。

1 时钟同步的实现

图1为系统结构图，区间两车站之间构成一个光纤单环，光纤分为上行光纤和下行光纤，根据规范要求每隔1.5 km设置一个终端节点，节点包含分路器、光收发模块和手持终端设备，可设置在上行光纤或下行光纤上，整个系统为PON（无源光网络）结构，各个终端节点通过OTDM实现各节点和各车站间的数据交互。为了成功实现OTDM，首先要使各端时钟同步。

图1中下行车站发射携带同步码的信号，节点处分路器分下一部分光信号，终端设备接收到信号后进行同步码检测，并以此提取出同步时钟，CPLD电路设计的功能框图如图2。

图1 系统结构框图

图2 同步时钟框图

同步码检测模块对收到的信号进行检测，检测出同步码后生成一个同步信号并发送给运算电路，运算电路根据收到的同步信号进行一系列运算后将结果送给控制电路，以此产生控制信号控制时钟发生器，而时钟发生器产生的时钟又去控制同步码检测，在这不断循环的过程中，时钟逐步调节，最终与下行车站时钟形成同步。

同步码检测示波器观察结果如图3。上方是接收到的数据流，携带的同步码为“10110101”，下方的窄脉冲为检测模块检测到同步码后产生的同步信号，它紧随同步码产生。

图3 同步码检测实验结果

2 数据的复用与解复用

OTDM系统工作时，必须在光域中将信号准确的插入到对应的时隙，不与其他时隙的光信号发生碰撞干扰。时钟同步的过程中会生成一个同步信号，基于这个同步信号进行数据的复用与解复用，原理如图4。

图4 光信号时分复用原理

若一帧分为N个时隙，图4（a）表示第一个接入系统链路的终端，接收到的信号为同步码，此时其他的时隙都是空闲。进行同步码检测后，产生一个同步信号。以同步信号为基准，无需延迟，终端1就将要发送的1号数据插入空闲的时隙1，这个插入的过程信号以光的形式进行，通过一个2x1分路器将主光路信号和终端发射光信号耦合，复用后的光信号如图4（a）中复用光信号所示。图4（b）表示第二个接入系统网络的终端，接收到的信号为同步码和1号数据，其余时隙空闲，而同步码检测产生的同步信号其相对位置与终端1的情况相同，因此终端2以同步信号为基准，需要延迟1个时隙，然后将要发送的2号数据插入时隙2中，复用好的信号如图4（b）中复用光信号所示。其他终端工作原理相同。

解复用过程与之类似，先进行同步码检测，根据生成的同步信号来确定相对位置，准确的延时或不延时解出对应时隙中的数据。

信号复用与解复用电路结构如图5。clk为控制时钟，接收到主光路的光信号后，同步码检测模块工作并产生一个同步信号送给时隙定位模块以及协议处理模块,其解复用一个固定的协议时隙，解出协议后转换成电路内部可识别的协议信号并发送给时隙定位模块，其收到同步信号和协议信号后，确定终端的复用时隙和解复用时隙，根据同步信号的位置进行对应的延迟，控制信号再分别发送给复用模块和解复用模块，进行数据的准确复用和解复用。

假设系统码率为16 Mbit/s，则复用模块发射的信号码率和解复用模块接收到的信号码率都为16 Mbit/s，而终端设备提供2种码率的接口，分别为2 Mbit/s（G.703）和64 kbit/s（G.703），因此需要对数据进行码率的转换。在复用部分，码率转换模块会接收到来自外部的64 kbit/s和2 Mbit/s串行码流，用16 MHz时钟控制码率转换模块分别对这两串码流进行处理，转换成16 Mbit/s高速码流送给复用模块发送出去。同理，解复用模块首先将16 Mbit/s码率的2 M数据和64 k数据分别解出来，然后送给码率模块转换成低速的2 Mbit/s和64 kbit/s码流分别送给外部设备。

图5 信号复用与解复用电路结构图

3 码率转换

复用解复用电路都涉及到了码率转换，本文中的数据主要有64 kbit/s、2 Mbit/s和16 Mbit/s这3种码率，为了实现数据的交互，针对这3种码率设计了转换电路，以2 M/16 M转换为例如图6。

图6 码率转换电路

图6（a）为2 M码率转16 M码率电路框图。外部输入2 M码流，2 MHz时钟控制码流进入8位移位寄存器，经过8个周期移位寄存器中存满8位并行数据。256 kHz时钟控制8位并入并出寄存器读走这些数据。一个6位计数器对16 MHz时钟计数，从“000000”到“111111”共计64个数。将64个数分成8个时隙，这里为2 M数据分配时隙1，则计数器从“000000”开始计8个数，并通过16 M时钟控制数据选择器在这8个周期内分别选择发送寄存器上的8位数据，在剩余的7个时隙时间里，可以发送其他的2 M数据或者64 k数据。当计数器计完7个时隙又从“000000”开始计数，而移位寄存器中的数据刚好更新了8位，256 k时钟的下一个周期也已来临，寄存器的8位数据再次更新，数据选择器选择发送新的8位数据。这个过程不断循环，保证了2 M数据的即时发送，又不会出现数据丢失的情况，实现了2 M到16 M码率的转换。

图6（b）为16 M码率转2 M码率电路框图。本文设计的解复用电路解下所需要的2 M数据时，已经是8位并行数据结构，因此操作比上面更简单。256 k时钟控制8位并入并出寄存器读走解下的2 M数据。一个3位计数器对2 M时钟进行计数。2 M时钟和计数器共同控制数据选择器选择发送寄存器上的8位数据，发送完8位数据后，256 k时钟的下一个周期来临，更新寄存器上的8位数据，这样循环发送，实现16 M到2 M码率的转换功能。

64 k码率和16 M码率的相互转换与上述方式原理一样，只是计数器位数有所区别。