基于NiosII软核与ZigBee技术的无线智能家居系统设计*

2012-11-11石新峰

河南工学院学报 2012年6期

石新峰

（河南机电高等专科学校电子通信工程系，河南新乡 453000）

在现代家居中，智能家居系统以其高度智能化、网络化、远程化及能够提供安全、舒适、便捷的服务而受到消费者的青睐，有着巨大的发展潜力。

在可供选择的控制平台中，基于FPGA芯片和NiosII软核处理器构建的SOPC系统具有很大优势，常作为首选方案。而ZigBee无线传输模块以其低成本、低功耗、低复杂度、自组织等特点，特别适合智能家居中近距离、低数据速率的无线数据传输，并且体积较小，可以很方便地嵌入各种设备。

1 采用FPGA平台的优势分析

首先，对于智能家居中视频监控与智能门禁两个功能，采用FPGA具有较大优势。具体表现在下面三个方面:

1)在视频监控方面:如果采用ARM平台，则必须配备DSP芯片，否则将无法实现图像数据的高速处理和传输。这样不但增加了硬件成本，同时也增加了系统复杂程度。除非用户再去单独购买一整套基于个人电脑的监控系统。这与高集成化的全能家居系统设计宗旨相违背。采用FPGA平台，可以不再购买DSP芯片，而是借助DSP Builder技术，利用FPGA内部专用的数字信号处理模块来完成视频图像的编码、压缩、解码等复杂的数学算法。采用云台技术控制摄像头，将图像数据压缩后存储至大容量硬盘，并可以通过系统自带液晶屏实现图像回放。从而系统实现了高度集成。

2)目前智能门禁中，普遍采用指纹锁、掌纹锁，或者更进一步采用了人脸扫描和视网膜扫描，以提高保安等级和安全性。这些都属于对图像进行人工智能模式识别的技术范畴。都需要进行信息采集，信息比对，以及一定规模的数据库管理。如前面所述，仍然是图像的处理。为了提高集成度，不采用DSP芯片，则FPGA仍是最佳选择，因为目前FPGA容量已经可以做得很大，而且价格日益低廉。并且很多成熟的免费或者付费的图像处理IP模块已经层出不穷地出现。这些都为利用FPGA实现视频图像处理提供了极大便利。

3)基于FPGA与NiosII软核的SOPC系统面向特定用户的而设计，实现了高度集成化，不但能满足嵌入式系统要求，而且可以最大程度上减少板卡失效的可能性、改善板卡性能、降低风冷要求、减少系统开发成本、增加产品一次性合格率、降低功耗以及减少印制板上部件数目和管脚数。

2 智能家居系统总体结构

本文所介绍的SOPC技术硬件平台选用Altera公司的 Cyclone II EP2C35系列芯片，外部扩展SDRAM、FLASH、各种输入/输出电路以及以太网接口芯片等组成。利用SOPC技术设计的智能家居系统结构如图1所示。

图1 智能家居控制系统结构图

系统由嵌入式智能家居控制中心、接口电路和外围模块组成。将无线传输模块嵌入于外围模块电路中。

其中，门禁系统和视频监控系统不需设置无线网络节点，因为需要系统直接参与图像处理过程，为了保证数据的高速可靠传输，所以必须以有线的方式布线。

其他单元，因为传输数据量较小，且不需要很高速度，故可以采用Zigbee无线模块采集传感器数据。这些单元的控制对象主要有:空调、窗帘、电视、音响、照明、电热水器、煤气泄漏检测与控制、消防检测与控制等等。

无线传输网络采用Helicomm公司推出的ZigBee开发工具和产品，包含符合802.15.4标准的2.4GHz射频组件、低功耗的8位微控制器、ZigBee网络软件和全波长天线，每次接力通信都能在75m范围内提供250Kbps的速率，支持最新的RS232 mesh透明串行模式，能在网状或多次跳接(multichip)无线网络内支持串行数据路由，速率最高可达38.4 Kbps。射频部分使用 Freescale的 MC13191/13192/13193芯片，MCU使用的Freescale的Mc9S08GT60芯片。

采用ZigBee无线网络技术将各传感器节点采集到的环境信息通过ZigBee网络汇聚至网络中心节点，再通过I2C总线发送数据到智能家居系统中的控制中心。控制中心由在Altera公司EP2C35芯片中植入niosII软核处理器，并移植uClinux操作系统构成。控制中心对接收到的数据进行处理，并通过家庭总线系统与各种电器设备进行关联操作，从而实现家庭环境的监测与管理。

远程监控采用Internet网络实现远程监控。当系统通过标准互联网接口与远程控制终端相连，用户可以在任何一台联网电脑上通过访问自己家庭的控制中心地址。

由于系统利用互联网来进行数据的传输和处理，具有更强大的功能性以及使用的方便性。

3 智能家居控制器硬件系统设计

智能家居控制器的硬件系统设计如图2所示。系统主芯片采用 Altera公司的 CycloneⅡEP2C35 F672C8芯片，该款芯片有35000个逻辑单元、672个引脚，其中用户可用I/O引脚475个。

在构建系统模块时，先定制各种自定制组件，再利用SOPC Builder组件编辑器将各自定制组件与NIosII处理器最小系统相连。完成系统的各模块自制及系统搭建后，需要为各个模块设定中断号，让CPU在运行过程中判断内部和外部各种中断的优先级，其中系统定时器的中断优先级最高，然后各个模块的中断优先级从高到低依次为JTAG模块、外部按钮输入、EPCS配置芯片、DM9000A芯片。同时，需要将FLASH存储器的基地址设为0x000000，以便使系统每次都能从FLASH中开始执行指令。

图2 硬件系统设计图

最后运行SOPC Builder，即可生成系统PTF模块，将该系统模块放置于原理图界面。并用Verilog HDL编写外围应用模块，通过QuartusⅡ软件编译整个FPGA设计项目，即生成应用系统的整体硬件。

图3 I2C总线数据读取流程图

4 系统软件设计

软件设计主要完成以下任务:网络服务功能(即建立客户端和本系统之间的网络连接);响应以太网消息数据，进行相应电路控制。

选择并移植 uClinux操作系统，添加 RTOS和LwIP这2个组件，从而实现网络数据传输与控制功能。

系统软件Nios II IDE集成开发环境中用C语言编写。主要包括底层驱动程序和上层应用程序设计。底层程序包括硬件驱动程序和基本的输入输出函数，用来供上层程序的调用。具体到本系统，底层程序主要有液晶屏的驱动程序和通用PIO口的读写程序。上层应用程序主要完成读取串口数据并存入SDRAM、键盘识别和控制液晶屏对数值进行显示等功能。其中对I2C总线数据的读取流程图如图3所示。