基于单个FFT非线性早迟窗同步系统设计与实现

2012-09-17蔡昆宏黄昌龙

电视技术 2012年21期

蔡昆宏，赵利，黄昌龙

（桂林电子科技大学信息与通信学院，广西桂林 541004）

1995年美国Sanders子公司将差分跳频应用于其设计的相关跳频增强型扩频系统（CHESS）。与常规跳频技术相比，差分跳频具有以下突出优点:差分跳频的频率转移函数（G函数）具备了产生跳频图案和调制解调的功能;传输速率高，可以实现高达19.2 kbit/s的数据传输速率;跳速极高，达到5 000跳/秒，每跳的频率驻留时间为0.2 ms，有效提高了系统抗跟踪干扰性能;采用宽带异步接收方式，解跳不需跳频图案的同步。

虽然，差分跳频解跳不需跳频图案的同步，但是跳沿同步性能影响着整个系统的频率序列检测性能和系统抗干扰性能。跳沿检测模块与滑动早迟窗模块协调处理，实现跳沿同步。在接收端每次对一跳时间内的信号进行处理，相当于对接收信号进行了加窗，这个窗就称为跳信号窗口［1-2］。如果差分跳频系统的跳信号窗口已经同步，则接收到的一跳信号为一个单频信号。若跳信号窗口跟接收信号的起始时刻不对齐，进入窗口的将有两个信号，此时进行判决将可能发生误判。跳沿同步就是使跳信号窗口的起始时刻尽可能接近接收信号的起始时刻，提高判决的准确度［3］。

但现有差分跳频早迟窗同步系统采用多个FFT来识别早迟窗的频谱能量信号，在实际应用中消耗大量资源，特别是当同步系统精度要求比较高时，FFT点数较大，此时快速傅里叶变换会占用大量的乘法器和加法器。因此，必须减少FFT个数达到最小以适应实际需求。现有差分跳频早迟窗同步系统另一个缺点是大多采用线性移动窗口来达到跳沿同步，同步锁定时间和同步精度不能同时满足，实际应用缺乏灵活性，因此如果采用非线性移动窗，能同时缩短同步锁定时间和提高跳沿同步精度。

针对现有差分跳频早迟窗同步的缺点，本文通过采用单个FFT来简化同步实现的复杂度，同时采用非线性移动早迟窗来减少同步锁定时间。通过引入软件无线电设计思想［4］，在节省硬件资源的基础上，全部用软件编程的模式实现其硬件功能。采用Xilinx公司的System Generator工具进行建模设计仿真，验证系统设计的正确性。

1 设计原理

1.1 单个FFT译码接收原理

传统DFH同步跟踪系统是基于FFT信号检测早迟窗跟踪方法，将采样信号分为前后两段，通常把前段采样点称为早门，后段采样点称为迟门，分别对早门信号和迟门信号做快速傅里叶变换运算，比较前后两段频谱能量值计算出误差估计，即可判断出是否同步、超前或者滞后［5-6］。然后根据早门和迟门能量的差别量调整步数，改变跳信号窗口，直至能量差小于判决门限，即完成了跳沿同步，如图1所示。

图1 基于多个FFT的早迟窗同步方法原理框图

但是FFT在实际工程中占用很大的硬件资源，特别是当系统要求同步精度很高的时候，FFT需要提高点数来提高精度，从而导致硬件乘法器和加法器成倍增加。如图1所示，传统差分跳频采用了3个FFT，其中早窗口和迟窗口后各采用1个FFT来计算早迟窗能量值，最后1个FFT计算出的频谱能量值直接送到载频识别器来进行频率序列译码。如果能够把3个FFT结合成1个FFT，则能有效地节省硬件资源。因此核心是把早迟窗移到FFT变换后的频域里进行加窗处理，通过FFT变换后加窗提取早迟窗，如图2所示。

图2 基于单个FFT的早迟窗同步方法原理框图

图2采用把FFT前移到跳信号窗口控制后，其中FFT采用N点，就是每隔N个采样点进行一个FFT变换，取得频谱信息后，分成3路。前2路根据FFT输出标号xk_index和对应的频谱能量值E，把早窗口和迟窗口频谱信息分别提取出来，最后送入误差估计来调整步数控制跳信号窗口移动。第3路把频谱信息送入载频识别，进行维特比译码。这样就能只采用一个FFT运算来完成早迟窗同步，有效地节省硬件资源。

1.2 非线性早迟窗同步锁定原理

早迟窗计算方法为基本的DFH同步锁定方法，利用连续若干跳的早窗口FFT能量、迟窗口FFT能量来计算窗口误差，通过和最小门限δ比较，来控制跳信号窗口控制器来移动跳信号控制窗口。

图3为跳信号控制窗口迟于当前跳情况。实线是长度各为N/2个采样点的早窗和迟窗，其中一跳的长度为N个采样点。

图3 检测跳窗口迟于当前跳

图3中，ΔM为检测窗口和当前跳的时间误差，通过求N/2点FFT，得出能量差值。归一化时间误差为

对于早窗口，N/2点FFT后的能量值为

式中，Ai为当前跳信号的能量幅度。

对于迟窗口，N/2点FFT后的能量值为

即早窗和迟窗能量差值为

当调整最小步数为Bf=16时，设最小门限δ为

即早迟窗的精度为Bf=16，误差为跳沿前后16个采样点以内。当然Bf越小，同步精度越高。

图4为跳信号控制窗口早于当前跳情况。实线是长度各为N/2个采样点的早窗和迟窗，其中一跳的长度为N个采样点。

图4 检测跳窗口早于当前跳

对于早窗口，N/2点FFT后的能量值为

式中，Ai为当前跳信号的幅度。

对于迟窗口，N/2点FFT后的能量值为

即早窗和迟窗能量差值为

同理当调整最小步数为Bf=16时，设最小门限δ为

根据式（1）～（9）的分析，本文FFT点数N=1 024，粗调移动32点，细调移动16点，跳沿误差不超过1.5%。同时采用非线性跳沿调整，当早迟窗跟当前跳沿时间误差相差过大时，采用粗调，当时间误差缩小时改用细调。f1，f2分别表示早迟窗FFT识别的跳频频率序列，判断情况如下所示:

2 建模设计与仿真验证

通过采用Xilinx公司的System Generator工具进行建模设计仿真，仿真无误后，生成相应的Verilog代码，在Spartan6开发板完成实际跳频通信。

2.1 快速傅里叶变换（FFT）建模与仿真

System Generator函数库里提供了现成的FFT模型可供调用，如图5所示。采用512点FFT，其start脚表征FFT变换的起始时刻，上升沿有效，若此沿与接收跳频信号的起始时刻一致，则表明跳信号窗口已同步，同步正是根据跳沿时刻起始位置一致来判断。此外，本文差分跳频子系统的采样率为7.68 Msample/s（兆采样/秒），码元速率为2.5 kbit/s，即一个码元宽度采样点数为7.68×1 000/2.5=3 072。则一个码元宽度做6次FFT变换，频率分辨率为7.68×1 000/512=15 kHz，而信道间隔为45 kHz，引入30 kHz的冗余，即便信号有较小的频偏，系统也能做出正确的判决。

图5 快速傅里叶变换（FFT）建模（截图）

如图6所示仿真结果，自上向下第1路信号为差分跳频发射信号;第2路为FFT的start脚同步信号;第3路为FFT输出的经过mode模块实部虚部平方求和得到的频谱能量值;第4路为输出能量与之对应的频率标号xk_index。第3路和第4路合起来就是输入信号的频谱分析图。差分跳频接收机正是通过FFT分析输入信号频谱找出每一跳的频率成分，从而解跳出原始信息。另外从图中可以看出，FFT的start脚并没有跳沿同步，从而导致频谱能量出现两个能量值，且能量幅度大大减少，严重影响后续载频识别。

图6 快速傅里叶变换（FFT）仿真波形（截图）

2.2 早迟窗提取建模与仿真

此模块功能是通过对FFT的输出xk_index标号（图6第4路）提取前后早迟窗的能量值和标号值。由于一个码元宽度做6次FFT变换，即一个码元宽度可分别提取3个早窗口和3个迟窗口。如图7所示。

如图8所示仿真结果，自上向下第1路信号为早窗输出xk_index标号;第2路为早窗输出能量值;第3路为迟窗输出xk_index标号;第4路为迟窗输出能量值。采用1个FFT模块，大大降低了资源消耗。

2.3 单个FFT非线性早迟窗同步整体建模与仿真

早迟窗同步的整体模型如图9所示，工作流程为:早迟窗同步电路接收下变频后的两路正交信号，步数调整模块内部方波信号送入FFT模块的start脚，将512点FFT分别提取出来作为早窗和迟窗。搜索模块根据运算值搜寻出早窗和迟窗信号的最大能量值及对应的频率号后，误差估计模块根据这些值做出判断，输出步数调整信号，步数调整模块接收步数调整信号，调整内部方波前后调整，直到跳沿对齐。