一个低抖动比1 GHz环形VCO的设计与实现*

田 颖 ，徐江涛

(1.天津大学仁爱学院 信息工程系,天津 301636;2.天津大学 电子信息工程学院，天津 300072)

压控振荡器(VCO)是锁相环系统中的核心元件，很大程度上决定了锁相环的性能(包括输出频率和噪声性能)[1]。环形VCO由于具有易集成、功耗低以及调谐范围大等优点而被广泛应用于目前的集成电路模块中。常见的应用领域包括时钟恢复电路、片上时钟产生电路，以及芯片制造公司用于评估门级延迟和速度功耗积以筛选不合格的晶圆等[2-5]。但是，由于片上环形VCO不仅受内部器件噪声影响，还受耦合到电源和衬底中的由周围数字电路开关引起的噪声影响，因此，环形VCO的相位噪声特性较差。如何优化噪声特性、改善延时单元结构一直是国内外学者研究的热点[7-10]。

1 VCO相位噪声分析

振荡器的数学模型是一个时变的非线性系统，如图1所示。模型中所用电路为经典的ECL结构，其理论基础为时域分析方法。

图1给出了Weigandt模型所研究的差分延迟单元的结构。在一阶时域抖动分析中，把输出端电压从开始转变到转变为0之间的时间计做单级延迟时间，如图2所示。如果每级延迟单元贡献固定的延迟时间和时间误差分别用td和 △τ表示，则：

其中，Vswing是延迟单元的单端摆幅，CL是输出端的总负载电容，Ictrl是尾电流源电流，Ictrl/CL称为翻转速度(slew rate)。由该单级延迟单元所引起的抖动等于输出电压的标准偏差除以输出信号的转换速率的平方，即：

2 改良的VCO延迟单元结构

考虑到影响VCO噪声特性的因素和满足VCO工作频率的要求，在Weigandt模型基础上采用了一种新型的结构，如图3所示。

系统电源电压要求为1.8 V，为了扩大输出摆幅，移除尾电流源，则此时：

输出摆幅相比原来增加了M5的漏源电压(大约为0.35 V)，使得噪声电压与输出电压之比减小，即时域分析中延迟误差与延迟周期之比减小了。

在一阶分析中，可认为单级延时误差 △τrms与单级延时td的比与相位噪声方差 △vrms与输出摆幅 Vswing的比近似相同，所以有：

去掉尾电流源以后，负载电阻M3和M4的栅极电压作为电流控制信号。同时，为了提高VoP和VoN的充放电速度以及对称性，在输出点增加了钳位管M7、M8和正反馈管M5、M6。该结构的工作原理如下：

(1)输入差分对管M1、M2可以较好地抑制输入共模噪声和由电源线干扰引入的噪声。M3、M4栅极电压受偏置电路生成的Vctrl控制，作为差分对管的有源负载，可以抑制器件的1/f噪声。另外，通过改变M3、M4的宽长比可以控制M1、M2中的电流。

(2)M7和M8管栅极和源级连在一起，即VGS=0。对于增强型工艺，源极和漏极之间有两个背靠背的PN结。这时，不管VDS极性如何，总有一个PN结处于反偏状态，源漏之间没有导电沟道，即IDS=0。在延时单元中，M7、M8组成交叉耦合的二极管，使单级输出摆幅VoP-VoN固定，从而起到限制输出信号摆幅的作用，使延时单元对共模噪声不敏感，既稳定了延迟时间，也提高了系统的线性度。

(3)M5和M6耦合对管构成了正反馈结构。如M5把VoP作为栅极电压，当 VoP增加时，M5中电流 IDS增加，M7中无电流，M3中的电流不变，则流经M1中的电流增加，故VoN变小。也就是说，M5与M3管并联增加了输出转换时的增益，从而使得输出信号的上升沿和下降沿变得更快，输出波形的对称化和对电源电压的不敏感特性更好地改善了噪声特性。

3 仿真、流片与测试

本项目中VCO集成在锁相环模块中，其输出作为CMOS图像传感器芯片的片上时钟。由于芯片中VCO周围分布着大量的数字电路，所以抗干扰特性尤为重要。系统要求VCO稳定输出频率大于800 MHz，且抖动比尽可能小。

利用 SpectreRF工具（Cadence软件）对 VCO电路进行PSS分析，其结果如图4所示。由图中可见，当控制电压在30 μV～800 mV时，输出振荡频率线性地从740 MHz～1.3 GHz变化，VCO增益约为7×105Hz/V。

图5显示了VCO输出波形的时域特性。与图2相比，VCO输出摆幅变大，且转换速率变得更陡。由式（2）和式（4）可知，VCO噪声特性得到较大改善。Pnoise分析结果如图6所示。

集成了该VCO的锁相环Die交送天津中芯国际集成电路制造公司进行流片。对VCO输出频率先分频再测试，图7为分频后频率为20 MHz时示波器显示的图像。由图中可知，抖动比在可接受的范围内。

本设计的压控振荡器以ECL延时单元为基础，通过Weigandt噪声分析，采用了一种新型延时单元结构。该结构在1.8 V工艺基础上实现了与CMOS标准工艺完全兼容的高速VCO，并且其抖动比满足CMOS图像传感器系统的要求。

[1]WEI C C，CHIU H C，YANG Y T，et al.A novel complementary colpitts differential CMOS VCO with low phase noise performance[J].Microelectronics Journal，2009，40(12)：1698-1704.

[2]SANCHEZ A C，CELMA S，AZNAR F.A 0.18 μm CMOS ring VCO for clock and data recovery applications[J].Microelectronics Reliability，2011，51(12)：2351-2356.

[3]Liu Yidong.Reliability analysis of MOS varactor in CMOS LC VCO[J].Microelectronics Journal，2011，42(2)：330-333.

[4]LAI B，WALKER R C.A monlithic 622Mb/s clock extraction data retiming circuit[C].38th ISSCC of Digest of Technical Papers，1991：144-145.

[5]RAZAVI B.Challenges in the design of high-speed clock and data recovery circuits[J].IEEE Communications Magazine，2002，40(8)：94-101.

[6]BARTON N，OZIS D，FIEZ T S，et al.Analysis of jitter in ring oscillators due to deterministic noise[C].Circuits and Systems，ISCAS 2002，4：393-396.

[7]MCNEILL J A.Jitter in ring oscillators[J].IEEE Journal of Solid-State Circuits，1997，32(6)：870-879.

[8]HERZEL F，RAZAVI B.A study of oscillator jitter due to supply and substrate noise[J].IEEE Transaction on Circuits and Systemes-II：Analog and Digital Signal Processing，1999，46(1)：56-62.

[9]HAJIMIRI A，LIMOTYRAKIS S，LEE T H.Jitter and phase noise in ring oscillators[J].IEEE Journal of Solid-State Circuits，1999，34(6)：790-804.

[10]WEIGANDT T C，KIM B，GRAY P R.Analysis of timing jitter in CMOS ring oscillators[C].1994 IEEE International Symposium on Circuits and Systems，1994,4：27-30.