对数字系统高速信号的分析与研究

张 辉，范一心

0 引言

随着信息速率的日益增加，信号的速率也越来越快，而随着信号速率的增加，信号完整性问题变得日益突出，这是在以往低速信号设计中很少发生的问题。信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量，即实际传输信号与理想信号的一致性。当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性。当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题。因此硬件设计工程师也会越发感觉到信号完整性是阻碍研发进度的一个重要问题。那么这个问题如何产生的，如何在设计之初就能有效地解决呢？是本文研究的重点。

1 传输线的损耗

1.1 高速数字设计和低速数字设计相比，最大差异在于无源元件的行为。这些无源元件，包括导线、电路板、集成电路的封装和电路板上的过孔等等在低速电路中，无源电路元件仅有封装部分对电路造成部分的影响。在高速电路中，所有无源电路元件都影响电路的性能。高速信号在单板上主要受到传输线的 R、L、G、C分布参数、介质损耗、透入深度、趋肤效应等的影响。使经过传输线的信号出现频率选择性衰弱，即信号的高频能量衰减较大，低频部分衰减较小。有损传输线的分布参数R，L，G，C参数在高频时绝不能忽略，同时由于电压为减幅波，随着传输线其能量会衰减，幅值降低。传输线的模型，如图1所示：

图1 有损传输线模型

1.2 趋肤效应：交变电流(AC)通过导体时,由于感应作用引起导体截面上电流分布不均匀,愈近导体表面电流密度越大.这种现象称为”趋肤效应”.趋肤效应使导体的有效电阻增加.频率越高,趋肤效应越显著.当频率很高的电流通过导线时,可以认为电流只在导线表面上很薄的一层中流过,这等效于导线的截面减小,电阻增大。

1.3 介质损耗：是信号发生损耗的一个重要的因素，通用的介质为 FR4材料。介质材料不是绝缘体，存在一定的电阻，通常用电导率或电阻率表示。因此信号通过它时有漏电流。在高频时电导率随着频率的升高而提高。

1.4 透入深度：也是一个重要的因素，电磁波从导体表面向导体内部传播，经过一段距离后，其值衰减到表面值的（%），这段距离称为该导体的透入深度。由于电磁波在导体中有一定的透入深度，在导体内部电场及磁场分布不均，愈深入导体内部，场能量愈小，即场的分布比较集中在导体表面附近，称为趋肤效应。趋肤效应是由电流流经最低阻抗路径的要求促成的，而在高频段，路径的阻抗主要有回路的电感决定。这种机理，也驱使电流在返回路径中重新分布并随着频率而变化。直流时，分布在整个返回平面上。高频段，在趋肤效应的制约下，返回路径的电流将集中分布在靠近信号路径的表面上；这样可以使回路电感最小。

由于传输线以上的特性，有损传输线类似一个低通滤波器，它对低频信号的能量衰减较小，对高频信号能量的衰减较大。一个矩形脉冲信号经过有损传输线后的结果，如图2所示：

图2 矩形脉冲经过有损传输线

在高速信号传输中，信号的高频分量衰减要比低频分量的衰减大很多，传输线路表现出来的特性，像一个低通滤波器。

2 高速信号传输畸变

2.1 由于当前工艺水平越来越高，信号速率高于5Gbps的信号标准已经越来越多，如PCIE2.0达到5Gbps，8Gbps的PCIE3.0标准的推出；USB3.0达到5Gbps，SATAIII达到6Gbps等等。信号速率的进一步提高，对电路设计工程师也提出了更多严格的要求, 而且是每个高速信号在满足要求之外，还需要较大的余量，以确保高速信号乃至整个系统的高可靠性。

速率达到Gbps高速设计中，最常见的问题通常会是眼图不好、抖动过大等等。眼图,就是示波器屏幕上所显示的数字通信符号,由许多波形部分重叠形成,其形状类似”眼”的图形.眼睛大表示系统传输性能好，接收端芯片管脚处眼图很差,抖动成分很复杂，如图3所示：

图3 高速信号接收端测试

2.2 在数高于2.5Gbps比特率的串行数据传输系统中，信号经过PCB长距离传输线、连接器、过孔、到达接收芯片引脚的测试点时，信号已经严重衰减。

在高速serdes系统中， PCB的长距离传输线、连接器、过孔的阻抗不连续等因素，对信号造成很大衰耗，比如6.25Gb/s的信号在FR4上走25英寸或者更远之后的眼图已经无法张开。在一个实际的交换板的设计研发过程中，PCB单板的结构尺寸较大，在项目研发初期没有充分考虑到信号的SI问题，单板上的3.125Gbps的高速串行信号的走线长度在10700mil—17000mil(1mm=39.37mil)之间，再后来的实际测试中发现，当传输线长度约为 15000mil时，在接收端的测试到的信号，在上升沿处衰减较大（信号的高频能量较多），信号严重触及眼图模板。实际的系统级联测试中，误码率较大，整个系统无法正常工作。

高速背板互联系统进行测试，信号经过连接器和背板，走线长度约为40000mi，如图4所示：

图4 高速互联系统

2.2.1 发送端信号波形和眼图，信号波形，如图5所示：

图5 发送端信号波形

眼图质量很好，如图6所示：

图6 发送端眼图

2.2.2 接收端信号波形和眼图，信号波形：

信号经过背板和连接器，到达接收端，信号变差，眼图变小，如图7、图8所示：

图7 接收端信号波形

图8 接收端眼图

3 畸变信号的处理

随着信号速率的增加，高速信号的趋肤效应和传输线的介质损耗，使信号在传输过程中受损很大，为了在接收终端能得到比较好的波形，就需要对受损的信号进行补偿、处理。

在高速信号传输中，信号的高频分量衰减，要比低频分量的衰减大很多，传输线路表现出来的特性，像一个低通滤波器，如图9所示：

图9 传输线路特性图

3.1 预加重 (Pre-emphasis)：

前面已经介绍过了，信号传输线表现出来的是低通滤波特性，传输过程中信号的高频成分衰减大，低频成分衰减少。预加重技术的思想，就是在传输线的始端增强信号的高频成分，以补偿高频分量在传输过程中的过大衰减。信号频率的高低，主要是由信号电平变化的速度决定的，所以信号的高频分量主要出现在信号的上升沿和下降沿处，预加重技术，就是增强信号上升沿和下降沿处的幅度，如图10所示：

图10 预加重示意图

3.2 去加重(De-emphasis)：

去加重技术的思想跟预加重技术有点类似，只是实现方法有点不同，预加重是增加信号上升沿和下降沿处的幅度，其它地方幅度不变；而去加重是保持信号上升沿和下降沿处的幅度不变，其他地方信号减弱。如图11所示：

图11 去加重示意图

去加重补偿后的信号摆渡比预加重补偿后的信号摆幅小，眼图高度低，功耗小，EMC辐射小。

3.3 均衡器

前面介绍的预加重和去加重能很好地补偿信号，在传输过程中的损耗，改善信号质量，但是预加重和去加重技术也存在一些缺陷，比如当线路上存在串扰时，预加重和去加重会将高频串扰分量放大，增大串扰的危害。为了弥补预加重和去加重技术的缺陷，后来就出现了均衡技术。跟预加重和去加重不同，均衡技术在信号的接收端使用，它的特性相当于一个低通滤波器，高频分量会损耗很大，正好可以滤除高频串扰。其原理，如图12所示：

图12 均衡技术原理图

均衡器实际上是一个低通滤波器，一个简单的低通滤波器，即均衡器，如图13所示：

图13 均衡器等效图

4 工程上的设计与验证

PERICOM的PI2EQX系列采用预加重,去加重和均衡技术的 re-driver芯片，可以改善高速信号的长距离传输,而且也可以从长距离的走线或者线缆上，恢复发送的失真信号.那么下面我们用PERICOM的PI2EQX4402来验证信号在传输线路中的改善、补偿技术去加重，均衡技术的pi2eqx4402结构图，如图14所示：

图14 均衡技术的pi2eqx4402 结构图

PI2EQX4402 PCI Express x16 支持 60’trace 长度的图形应用系统测试板，如图15所示：

图15 图形应用测试板系统

图16 系统测试时6000mil末端量测的眼图

这个系统测试板使用了 pi2eqx4402re-driver芯片支持PCI Express x16图形系统总共60000mil走线长度， SigTest 2.0软件和PCI-SIG的测试制具得到的测试结果眼图，如图16所示：

可见长距离传输后,信号保持了完整性。

下面我们用pi2eqx4402应用来验证去加重,和均衡技术对信号传输质量的改善效果, 测试原理，如图17所示：

图17 测试原理图

PI2EQX4402测试板上 input trace 长度是 35000mil,output trace长度是1900mil，当从输入端输入安捷伦图形发生器产生的杂乱信号，如图18所示：

图18 基于PERICOM 的PI2EQX4402测试板

在TP1&TP2测试点可以量测到杂乱的眼图，当信号经过PI2EQX4402 re-driver时，经过7.5db的均衡技术处理，信号被得到很好的恢复，如图19所示：

图19 图形发生器产生的杂乱眼图

从PCI-SIG网站下载了SigTest 2.0软件，用这个软件测量得到，如图20所示：

图20 经过PI2EQX4402均衡过的眼图

从以上测试结果可以看出，高速信号在传输过程中的几种技术处理方式，对提高高速信号的质量非常有用.大大减轻了工程师们在系统设计时的设计难度，加快设计进度;大大增加了系统的稳定性和可靠性。

5 结论

高速信号电路设计非常复杂，在设计过程中，高速电路产生的传输线效应和信号完整性，及干扰，衰减问题经常会导致设计的最终失败或者无法正常工作。因此对于高速信号的处理研究，显的非常必要和重要。处理好高速信号传输中的问题，对优秀的工程师来说是个关键的问题。也是整个系统能否稳定，可靠运行的基础。因此，在系统设计之初，一定要保证好高速信号的完整与有序准确性。

[1]陈伟,周鹏. 高速电路信号完整性分析与设计.[M]北京; .电子工业出版社 2009 年5月

[2]邓豹，王文智，张静。基于某高速信號處理模塊的信號完整性設計方法[j]航空计算技术2010 年40卷（2）期

[3]Dennis Derickson,Marcus Muller. Digital Communications Test and Measurement: High-speed physical Layer Characterization .[j]Prentice Hall PTR, April 29,2011

[4]Stephen H. Hall,Howard L. Heck. Advanced signal integrity for high-speed digital designs.[C]John Wiley &Sons, 2009