基于FPGA的数据采集电路设计

2012-07-18于强

通信电源技术 2012年3期

于强

（哈尔滨哈投投资股份有限公司供热公司，黑龙江哈尔滨150090）

随着电子技术以及数字信号处理技术的发展，各行各业中对于数据采集电路的要求也越来越高，数据采集电路也被广泛应用于通信系统移动终端、电子侦察系统、医疗器械等众多军事与民用行业中［1，2］。

1 数据采集电路总体设计

基于FPGA的数据采集电路总体设计方案如图1所示。该电路设计中包括了FPGA及其外围电路设计、A/D转换器电路设计、信号调理电路设计以及USB接口电路设计等几个部分。在FPGA内部，可以对输入信号的数字量进行存储、数据处理等，对于处理后的数据通过USB接口芯片上报给PC机。该系统中USB接口芯片采用了Cypress公司的USB2.0的集成微控制器CY7C68013。

图1 基于FPGA的数据采集电路总体设计

2 基于FPGA的数据采集电路具体设计

2.1 FPGA及外围电路设计

本系统中FPGA采用的是Altera最近推出的Nios II系列软核处理器，支持 Cyclone II FPGA 系列芯片EP2C8Q208。Altera为了配置该芯片，提供了低成本的串行配置器件，分别为1Mbit，4Mbit，16Mbit和64Mbit的四个串行配置器件。设计中EP2C8Q208的配置芯片选择为EPCS4。该配置具体连接电路如图2所示。而芯片EP2C8Q208具有208个管脚封装，其丰富的 I/O 口可以满足本电路的需求［4－6］。EP2C8Q208具有8256个逻辑单元、18个嵌入式18＊18乘法器、77个差分通道、36个 M4K RAM块、2个锁相环（PLL），上述资源可以绝大部分用于数据采集电路的后续信号处理。

图2 FPGA配置芯片EPCS4电路设计

2.2 信号调理电路与A/D转换电路设计

信号调理电路采用了 Mini－Circuits生产的ADT1－1，其作用是将单端输入转换成差分输入。本设计中A/D转换电路采用了ADI公司推出的12位双通道数模转换器芯片AD9238。该芯片采样速率有20 MSPS，40 MSPS和65 MSPS三种选择，本设计中采用了40 MSPS的采样速率。该芯片采用3.3 V供电，并且单个芯片使用2个单通道A/D转换器。该芯片采用流水线工作方式，在每个时钟信号的上升沿进行采样，经过7个时钟周期后，数据出现在数据线上。AD9238带有片内宽带差分采样保持放大器（SHA），允许用户选择多种输入范围和失调电压。

2.3 电源模块电路设计

电路电源采用＋5 V供电，需要为 AD9238、EP2C8Q208、CY7C68013等多种芯片提供不同种类的电压。为此，本设计中采用了LT1764－3.3以及AMS 1117两款电源电压芯片，分别产生＋3.3 V和＋1.2 V电压。LT1764－3.3是凌特公司的稳压模块，该模块可以提供3 A的供电电流，足以满足整个电路的需求。AMS1117系列稳压器有可调版与多种固定电压版，本设计中采用固定电压1.2 V 版，即采用 AMS 1117－1.2芯片，可提供1 A输出电流，供FPGA使用。AMS 1117－1.2模块具体电路设计如图3所示。

图3 AMS 1117－1.2模块电路设计

2.4 USB接口电路设计

为了实现FPGA处理后数据的上报，采用了USB接口实现FPGA与PC机之间的数据通信。本设计采用了Cypress公司的USB2.0的集成微控制器CY7C68013。该芯片具有控制传输、中断传输、块传输和同步传输4种传输方式，支持12 Mbit/s的全速传输，芯片内部集成了3个8位I/O口、1个智能USB串行接口引擎、USB数据收发器、16位地址线、4K的BFIFO 等［5］；同时 CY7C68013 芯片具有 GPIF/SLAVE FIFO/GPIO3种接口模式，内部具有增强性8051内核，其标准可以与8051兼容。