基于FPGA和USB2.0的X射线数据采集系统硬件实现

连蓬勃，王学武，薛 涛

（1.清华大学 工程物理系，北京 100084；2.清华大学 粒子技术与辐射成像教育部重点实验室，北京 100084）

0 引言

x射线数据采集模块，是x射线安全检测系统的核心设备，在小型安检等系统中有广泛的应用。主要实现将x射线探测器探测到的信号传送给上位机进行处理显示的功能。完整的安检系统包含射线源、被测物体、探测器、数据采集、图像处理和观察者，本文所作的x射线数据采集模块（XDAS）主要包括探测器到数据采集的部分，在安检系统的位置如图1所示。

本文采用专门的模拟前端芯片，利用FPGA和USB2.0实现控制和传输。整个系统用FPGA作为主处理器，探测器探测到信号经由模拟前端芯片和AD变换芯片转换后经由FPGA处理，再通过USB2.0接口传给上位机。

图1 XDAS在x射线安检系统中的位置

1 系统总体设计

基于FPGA与USB2.0的x射线数据采集系统的系统框图如图2所示。整个系统分为模拟板和数字板，两者之间采用差分信号连接。模拟板主要包括探测器、模拟前端芯片和差分信号接收芯片。数字板主要包括FPGA、USB2.0、差分信号输出芯片和电源模块等。

图2 基于FPGA与USB2.0的X射线数据采集系统的系统框图

由探测器输出的信号，经由模拟前端芯片（AFE0064）滤波放大成型，输出到AD变换电路转化为数字信号，送入FPGA后，经由FPGA简单处理到USB2.0传输模块，传送给上位机。主要控制指令由FPGA芯片发出，包括对模拟前端芯片的控制和其他相关模块的控制。

同时一块数字板可链接24块模拟板，采用串行链接方式，如图3所示的FPGA中含有处理AD数据的FIFO，编程接口有JTAG和AS两种接口。

图3 数字板与模拟板连接示意图

2 硬件设计

2.1 探测器

采用双能x射线探测技术，如图4所示。

图4 低能伪双能X 射线成像设备采用的双层探测器结构示意图[1]

在模拟板两端贴上如上图厚度CsI晶体（实际采用滨松公司的S5668系列产品），中间表贴0.1mm的薄铜片。

2.2 模拟前端电路

本文采用TI的AFE0064模拟前端芯片搭建前方电路，实现信号的滤波放大成型。

数字板上FPGA输出控制信号，通过差分信号输出端（LVDS389）转化成差分信号，传送到模拟板，再由模拟板上的差分信号接收端（LVDS388）转化成原始控制信号对AFE0064进行控制。配置电路按照TI的AFE0064说明文档设计[2]。

2.3 AD变换电路

模拟前端芯片AFE0064的输出频率1-15MHz，本文采用了AD9244，AD9244是Analog Devices公司生产的5V、14位高精度、65MSPS高采样率的AD转换器，输入带宽有750MHz，微分非线性只有±0.7LSB，输入信号阈值1V或者2V。为匹配幅度，采用的是差分放大器THS4520调节输入信号使其与AD变换范围相匹配。其电路连线可以参见AD9244技术文档[3]。

2.4 FPGA电路设计

本模块采用Altera公司的Cyclone II系列的EP2C8F256C8N芯片。BGA封装，256引脚，速度级别为8。该芯片的参数如表1所示[4]。

使用Verilog HDL语言进行硬件模块化编程,主要包含图5所示功能模块。为解决时序匹配问题和数据缓存,采用异步FIFO来缓冲。每个模块具体功能按照相应芯片的控制时序图编写程序。

表1 FPGA 的资源列表

图5 FPGA功能模块

2.5 USB2.0模块设计

USB2.0芯片采用CYPRESS 公司的EZ-USB FX2 系列的CY7C68013A，56引脚，内置8051单片机，支持12Mbps全速模式和480Mbps高速模式，与上位机通信有四种传输方式：控制传输、中断传输、批量传输、同步传输CY7C68013与下位机有两种通信模式:GPIF和SLAVE FIFO。本设计采用从FIFO（SLAVE FIFO）的模式[5]SLAVE FIFO模式下，FPGA查询FLAGA、FLAGB、FLAGC、FLAGD的值可以确定设定端点FIFO状态，从而决定是否写入[6]。

图6 从 FIFO的连接方式

上位机需要完成68013的固件编程和上位机应用程序，固件编程用KEIL C51对68013寄存器配置来实现，上位机程序用MFC编写，主要完成数据的转存。

2.6 电源和地设置

采用模拟电源和数字电源分割，模拟地和数字地分割，在AD芯片附近将模拟地和数字地短接。

为较少探测器和模拟前端的噪声影响，设置两大模块，分别为模拟板和数字板，两者之间采用差分信号进行联系，有效个隔离噪声。

3 结论

图7 测得137Cs的频谱图

本设计主要搭建数据采集的硬件平台，不做x射线采集到的数据的图像显示处理。所以为验证本设计硬件平台的可靠性，测试137Cs的频谱图。

实验结果在MFC所编写的上位机程序上如图7所示。

在设计的电路上，系统工作稳定，性能良好，传输速度与处理速度都很高，达到了预期要求。

[1] Qiang Lu.The Utility of X-ray Dual-Energy Transmission and Scatter Technologies for Illicit Material Detection: [Ph.D.dissertation].Virginia Polytechnic Institute and State University, 1999:40

[2] 64 Channel Analog Front End for Digital X-Ray Detector AFE0064 http://www.ti.com.cn/cn/lit/ds/symlink/afe0064.pdf:24

[3] 14-Bit, 40 MSPS/65 MSPS A/D Converter AD9244 http://www.analog.com/static/imported-files/data_sheets/AD9244.pdf:15-16

[4] Altera Cyclone Ⅱ FPGA Familyhttp://www.altera.com.cn/literature/hb/cyc2/cyc2_cii5v1.pdf:4-5

[5] Cypress, CY7C68013A.http://www.cypress.com/?doc ID=30172: 30-42

[6] 王荣博.基于EZ-USB FX2LP的高速数据传输接口设计[J].电子测量技术, 2003, 32(4): 167-170.