基于DSP的防撞雷达信号采样系统设计

2012-07-03刘胜利范江涛

电子技术应用 2012年4期

张恒，刘胜利，范江涛，王良

（1.63891部队，河南洛阳471003；2.军械工程学院雷达工程教研室，河北石家庄050003）

三角线性调频连续波体制在汽车防撞雷达中应用广泛[1]，其基本工作原理是：雷达发射线性调频的连续波信号，目标的回波在混频器中与本振混频，得到相位相差90°的I、Q两路正交视频信号，视频信号经过放大后进行AD采样，然后经过数字信号处理算法，即可得到目标的距离和速度信息。本文基于DSP的SPORT口，选用凌特公司的双路串行ADC，设计了线性调频连续波雷达视频信号I、Q正交双路的采样电路，并通过实验对采样结果进行了分析。

1 三角线性调频连续波雷达视频信号特征分析

三角线性调频连续波雷达（LFMCW）的载频在调制周期内线性变化，根据回波和发射信号之间的差频的变化来测距[2]，图1表示了三角线性调频发射信号和回波信号的时频图。

在图1中，实线表示三角调频的发射信号，长虚线表示静止目标回波，点虚线表示动目标回波。静止目标的回波混频后，在三角调频上升段和下降段得到的差频信号的频率均为Δf，动目标的回波信号差频在三角调频的上升段频率最大值为 Δf-fd，下降段最大值为 Δf+fd。通过测量上升段和下降段的视频信号的频率值，就可以求出Δf和fd。Δf即为与目标距离延迟有关的调频信号的频率变化，fd则包含了目标的多普勒信息。根据公式（1）得到目标的距离，根据公式（2）得到动目标的速度。

其中，Tc为三角波上升段的时间，c为光速，B为调频带宽。

目标回波和发射信号混频得到视频信号频率在上升段和下降段有正负之别，因此，接收机采用正交双通道结构，对混频后的I、Q两路视频信号进行数字化采样，根据公式就可得到目标的距离和速度数据。

在汽车防撞系统中，为了保障行车的安全，通常需要观察汽车前方1 m～200 m范围内的目标。设发射信号的带宽 B=300 MHz，三角调频的上升时间为 2 ms，则根据公式（1）可知，在防撞系统中，常用的视频信号频率范围为1 kHz～200 kHz。

2 串行DAC采样电路设计

LTC1407A-1是 14 bit的双路串行 DAC，±1.25 V差分电压输入，3线串行数据接口，每路的采样速率可以达到1.5 MS/s。根据采样定理，采样的频率必须大于信号频率的两倍[3]，根据以上分析可知，此ADC可以满足系统的要求。

差分输入、数模转换电路图如图2所示。其中，输入端J2和J3为SMA接头，配有50 Ω的匹配电阻，输入电压峰峰值最大为 2.5 V；CH0+、CH0-和 CH1+、CH1-分别为两路信号的正交输入，通过电容耦合，对低频成分有一定的抑制作用；CONV为转换开始信号；SCK为转换位时钟输入；SDO为32 bit的串行数据输出，VREF是片内2.5 V片内参考电压，为了更好地噪声抑制，通常接一个10 μF的钽电容或瓷片电容。

LTC1407A-1在CONV信号端口的上升沿的作用下，同时对两路-1.25 V～1.25 V的差分输入电压信号实现最高频率为1.5 MS/s的数字化采样。当CONV信号端口出现上升沿时，DAC开始对两路差分输入进行采样，并锁存在片内的寄存器中。在每个位时钟SCK的上升沿，将转换好的两路数据以32 bit串行数据的形式输出，每个通道16 bit数据，数据位由高到低，CH0在前，CH1在后，并且每个通道16 bit数据的高2位无效。

用Multisim软件对CH+处进行交流分析，得到该点处的幅频特性曲线，如图3所示。由幅频特性曲线分析得到，高通滤波的截止频率为157 Hz。

串行数据接收以DSP为核心，完成 I、Q两个支路信号的同步接收，DSP选用Blackfin系列定点DSP BF533。BF533提供2个双通道同步串行端口 (SPORT0和SPORT1)来完成串行和多处理器的通信工作。每个SPORT有两套独立的发送和接收引脚，能够在接收同步信号和位时钟的作用下，完成串行数据的接收和发送；每个SPORT都支持 3 bit～32 bit长度的串行数据，能够链接或串接SPORT和存储器之间的多个DMA序列；完成数据传输或者传输完整个数据缓冲区或通过DMA缓冲之后，每个发送和接收端口都能产生一个中断。用DSP的Timer端口产生时钟信号，经过CPLD分频产生采样DAC和SPORT端口的同步时钟和位时钟，将SPORT端口的数据位和DAC的数据位相连，如图4所示。

SPORT端口配置为外部同步和外部时钟，DMA传输数据，同步信号高电平有效，每次接收的数据长度为32 bit。ADC串行数据的发送以位时钟的上升沿为基准，且高位在前，所以SPORT端口配置为位时钟的下降沿采集同步信号的状态和数据位的状态，优先接收高位数据。ADC在CONV信号的作用下，将采样的I、Q两路信号由模拟量转换为数字量，并在时钟的作用下串行输出。DSP的SPORT口在同步信号和位时钟的作用下完成32 bit串行数据的接收，并在DSP内部将32 bit的数据转换为两个有效位数为14的数据。

3 实验验证

由DSP的SPORT1端口产生400 kHz的采样同步时钟，对DAC的两个支路同时输入频率为10 kHz、幅度为1 V的同一个正弦信号，用DSP接收32 bit的串行数据，并且在DSP内部将32 bit的数据按照DAC发送数据的顺序转换为两个高14 bit有效的“short int”型数据，将采集的数据在DSP程序开发软件Visual DSP++中绘出，得到结果如图5所示。可以看出两路采样的结果完全相同，其频率都为10 kHz，从而验证了采样电路的正确性。

由分析Multisim软件的结果可知，采样电路对低频信号有明显的抑制作用（为低通滤波电路）。为了分析低通滤波的幅频特性，对I/Q支路输入正弦信号，当输入信号频率为6 kHz时，CH0+处正弦信号的峰峰值为1 V，逐渐减小输入正弦信号的频率并同时采样，采样得到各个频率点正弦信号最大值，将信号的频率点和各个频率点采样值相对6 kHz正弦信号采样值的衰减在Matlab中绘出，得到图6。从图中的测量结果知道，采样电路的滤波网络的下限频率为290 Hz。