基于小数分频锁相的X波段频率合成器设计

代传堂，柴文乾

(中国电子科技集团公司第三十八研究所，合肥 230088)

0 引言

频率合成器是通信、雷达、仪器仪表、空间电子设备等电子系统的心脏，其好坏直接影响电子系统的性能指标［1］。随着电子技术的飞速发展，现代电子系统对频率合成器的性能指标要求也越来越高，大频带、小步进、低杂散、低相位噪声和快速变频等成为频率合成器的技术发展趋势［2］，同时高集成、小体积、低功耗和低成本等成为频率合成器的应用发展方向。

本文介绍了一种基于锁相技术的X波段线性调频频率合成器的设计方法，其核心器件采用了Hittite公司近期推出的集成VCO的锁相芯片HMC767。该频率合成器在HMC767 内置VCO的工作频带内可实现点频和大带宽线性调频信号输出，具有低相位噪声、大带宽、小步进、小体积、低功耗和低成本等优点。

1 锁相芯片HMC767

HMC767为内置集成VCO的锁相环芯片，内置VCO的输出频率范围为8.45～9.55 GHz，输出频率分辨率典型值为3 Hz，支持小数分频和整数分频的工作模式;外部输入的参考信号频率最高可达350 MHz，内部鉴相器的鉴相频率最高可支持115 MHz。较高的鉴相频率一方面可以降低频率合成器输出信号的相位噪声，另一方面在设计环路滤波器时可适当增加环路带宽，从而可缩短锁相环的锁定时间［3］。

该芯片为6 mm×6 mm、40 引脚的QFN 封装形式，底部有大面积的接地焊盘。该接地焊盘既保证了芯片良好的接地效果，也提供了芯片的散热通道(该款芯片的电流较大，设计时需充分考虑芯片的散热）。

该芯片的内部功能框图见图1所示，主要包含了参考支路的R分频器、反馈支路的N分频器、VCO、鉴相器、电荷泵、△Σ 调制器、扫频模块和多个控制寄存器等。高集成的内部结构形式不仅使其应用时省去一些外部电路而提高了频率合成器的集成度，同时也给芯片本身带来了更为出色的相位噪声性能。鉴相频率为50 MHz时，芯片输出9 GHz信号的单边带相位噪声指标典型值约为－107 dBc/Hz@10 kHz(整数分频模式）、－102 dBc/Hz@10 kHz(小数分频模式）［4］。

图1 HMC767 内部功能框图

该芯片的控制主要由SDI、SCK、SEN、CEN、TRIG和LD_SDO 等引脚来实现。SDI、SCK和SEN 引脚以SPI 形式写入控制数据，进行配置芯片内部的寄存器。详细的读、写操作时序图见图2、图3所示。HMC767芯片共有16个可配置的内部寄存器。不同的寄存器配置可以实现不同的功能，如果寄存器配置有误，可能会导致频率合成器无法正常工作，因此寄存器的配置非常重要。CEN为芯片使能引脚，高电平时芯片正常工作。TRIG为外部触发引脚，在小数分频模式下可触发相关的功能。LD_SDO为多功能输出引脚，可对该引脚进行配置，输出芯片内部相对应的信号。

2 设计方案

图2 读操作时序图

图3 写操作时序图

该频率合成器的原理实现框图见图4所示，其中“时钟入”为FPGA 芯片的低频工作时钟，“100 MHz 参考入”为锁相芯片的参考时钟，由100 MHz的低相噪恒温晶振提供。该方案电路实现上主要由3个部分组成:FPGA、PLL和环路滤波器。FPGA为Altera 公司生产的FPGA，主要为锁相芯片提供控制信号，对锁相芯片的内部寄存器进行正确配置。PLL为HMC767 锁相芯片，接收来自FPGA的控制信号，内部电荷泵输出鉴相误差脉冲信号送环路滤波器，并接收经过环路滤波器滤波输出的调谐电压，最后根据该调谐电压VCO 输出相应频率的信号。

图4 频率合成器设计框图

2.1 小数分频锁相技术

小数分频锁相技术是由整数分频锁相技术的理论发展得来的，它们的区别在于VCO 反馈支路的N分频器不同。顾名思义，小数分频锁相电路的N分频器可进行小数分频，整数分频锁相电路的N分频器只能进行整数分频。目前，应用较多的小数分频锁相技术为Σ-△调制技术，其优点是全数字架构，易于大规模集成，可很好地抑制由小数分频带来的杂散。

整数分频锁相电路的最小频率分辨率等于环路的鉴相频率。所以，为了提高频率合成器输出信号的频率分辨率，只能降低环路的鉴相频率，在输出频率不变的前提下降低鉴相频率就意味着提高环路反馈支路的分频比。而锁相电路的相位噪声主要由环路近载频噪声(参考源、鉴相器的等效噪声）和VCO 远载频噪声组成［5］，环路的分频比越大，环路的近载频噪声就越差，环路的带宽就越窄。由于小数分频锁相技术可对VCO 反馈支路的信号进行小数分频，频率合成器的最小频率分辨率等于鉴相频率的小数倍，从而降低了环路总的分频比，有效地降低锁相电路输出信号的相位噪声;而Σ-Δ 调制器的噪声整形技术可以很好地抑制由小数分频带来的低频噪声(高频噪声可通过后级的环路滤波器滤除），从而提高输出信号的质量。

因此，在实际的工程应用中，与整数分频锁相电路相比，小数分频锁相电路可用更高的鉴相频率和更低的环路总分频比，在实现高的频率分辨率的同时，进一步提高频率合成器的相位噪声、捷变频时间和杂散抑制等关键指标。

2.2 宽带线性调频信号

目前，宽带线性调频信号的产生主要有下面3 种方式:一是DDS 产生低频线性调频信号，再用锁相环锁至高频段实现;二是DDS 产生低频线性调频信号，再通过倍频、混频的方式实现;三是基于数字直读波形产生，数字直读产生正交基带信号，再进行射频调制实现。本文介绍的是一种新的大宽带线性调频信号产生方式。该方案通过软件配置锁相芯片HMC767。该芯片内置的VCO 直接输出大带宽的线性调频信号。该方式产生的线性调频信号的带宽仅受VCO 输出的频率范围限制。与其他的宽带线性调频信号实现方式相比，本方式具有设备量小、线性度高、功耗低、集成度高、成本低和体积小等优点。

2.3 输出频率计算

该锁相芯片的输出频率计算公式为

其中，fout为锁相环输出信号的频率，fref为输入参考信号的频率，k为VCO 反馈支路信号的分频系数，R为参考支路R分频器的分频比，Nint为VCO 反馈支路N分频器分频比的整数部分，Nfrac为VCO 反馈支路N分频器分频比的小数部分。

2.4 环路滤波器

环路滤波器的设计是整个频率合成器设计的关键，主要作用是滤除鉴相误差电压中的高频分量和噪声。环路滤波器决定了频率合成器的杂散抑制、相位噪声、锁定时间和稳定性等重要指标［6］，在设计时应该合理兼顾各项指标的要求。

环路滤波器分无源环路和有源环路。无源环路滤波器受锁相芯片电荷泵供电电压限制，输出的VCO 调谐电压不高于电荷泵供电电压，所以无源环路适用于VCO 调谐电压较低的应用场合。在需要较高的VCO调谐电压时，必须采用有源环路滤波器。在对输入的鉴相误差信号滤波的同时有源环路滤波器还提供一定的增益，将VCO的调谐电压调整到合适的范围。

由于本设计中实际使用时VCO的调谐电压高于锁相芯片电荷泵供电电压，故采用了有源环路滤波器。图5 给出了环路滤波器的设计原理框图。

图5 环路滤波器电路原理图

2.5 相位噪声

众所周知，锁相环的带内相位噪声可根据以下公式计算得出:

其中，PNtot为锁相环输出信号的带内相位噪声，PNsynth为锁相环的归一化带内相位基底噪声，N为VCO 反馈信号的分频比，Fpfd为鉴相频率。

HMC767 在整数分频模式下PNsynth典型值为－230 dBc/Hz，在小数分频模式下PNsynth典型值为－227 dBc/Hz;若Fpfd为50 MHz，小数分频输出信号为9.201 GHz时，根据公式(2），带内相位噪声的理论计算如下:

3 测试结果

通过以上的分析，对该频率合成器进行了性能测试，测试结果如下。

图6为输出9 GHz信号的频谱图，从图上可以看出，该频点的杂散抑制指标优于70 dBc。

图7为输出中心频率为9.1 GHz、带宽为400 MHz线性调频信号的频谱图。

图8为输出频率由9.4 GHz 变为9 GHz时的跳频时间测试曲线。该频率变化400 MHz时的跳频时间约为17 μs。

图9为鉴相频率为50 MHz时小数分频输出9.201 GHz信号的相位噪声测试曲线，相位噪声指标约为－106 dBc/Hz@1kHz、－105 dBc/Hz@10 kHz。实际测试的结果与前面计算出的理论值较为接近。

图6 频率为9 GHz的频谱图

图7 400 MHz 带宽线性调频信号频谱图

图8 跳频时间测试曲线

图9 相位噪声测试曲线

4 结束语

本文基于小数分频锁相技术，采用了内置集成VCO的锁相芯片，实现了X波段低杂散、低相位噪声的频率合成器的设计。实验测试结果表明该频率合成器性能优异。该频率合成器实现电路简单，在锁相芯片内置VCO的频率范围内实现任意步进点频信号和大带宽线性调频信号输出，可用于雷达系统收发通道的本振信号和宽带系统的超宽带信号的产生。该频率合成器具有设备量小、集成度高、体积小、功耗低、成本低等优点，为现代雷达和电子系统提供了新的频率合成器解决方案。

［1］Vadim Manassewitsch.频率合成原理与设计［M］.何松柏，宋亚梅，鲍景富，等译.3 版.北京:电子工业出版社，2008.

［2］刘永智，鲍景富，高树廷.一种宽带频率综合器的设计与实现［J］.中国电子科学研究院学报，2011，6(1）:24-27.

［3］潘玉剑，张晓发，袁乃昌.基于HMC830的低相噪低杂散频率源设计［J］.电子设计工程，2011，19(19）:180-186.

［4］Hittite Microwave Corporation.HMC767LP6C Datasheet［DB/OL］.2012.http://www.hittite.com/content/documents/data_sheet/hmc767lp6c.pdf.

［5］方立军，马骏，王元庆.分数分频锁相频率合成器及其实验研究［J］.现代雷达，2002，78(1）:36-40.

［6］赵彦芬.频率合成器环路滤波器的设计［J］.无线电工程，2006，36(4）:39-41.