一种14位高速DAC的电路设计

唐玉兰，陈建慧

（1.无锡城市学院，江苏 无锡 214151；2.无锡职业技术学院， 江苏 无锡 214121）

近年来，随着大规模集成电路制造技术和CMOS工艺的发展，片上系统（SOC）被广泛应用，模拟集成电路也得到了飞速发展。数模转换器（Digital to Analog Converter,DAC）[1-2]是一种将数字信号转换成模拟信号的电路或器件，把数字的输入信号转换成模拟的输出信号，广泛地应用于信号处理、数字通信、自动控制等多种领域。DAC和模数转换器 （Analog to Digital Converter,ADC）是连接数字电路和模拟电路的桥梁，特别在国防建设中有着不可估量的重要地位，已经受到学术界和工业界得广泛关注。

而随着电路系统结构的愈加复杂，对系统的速度和精度都提出了更高的要求，这不仅决定了系统性能，影响产品的推广和应用，并且在某些高端应用领域尤其具有重要的作用。提高系统处理精度和处理速度就需要有高速高精度的数据转换装置，对DAC、ADC等电路提出了更高精度和更快速度的要求。数模转换电路的主要发展趋势是向高分辨率、高转换速率、低功耗、单电源低电压、单片化、CMOS型方向发展。DAC的核心模块主要包括高精度可编程基准电流源[3]，DAC编解码电路，电流源阵列等[4]。文中基于0.18um标准CMOS工艺设计了一个14位高速数模转换器，采用了高精度带隙可编程基准电流源的设计方案，Bit-slice编码架构的布局方式，共源共栅电流源结构，提供全差分的输出电流。

一、14位高速电流舵DAC的系统结构设计

要实现高精度高速的DAC电路，首先要选择快速合适的DAC结构。常用的DAC结构包括电压定标DAC转换器、电荷定标DAC转换器和电流定标DAC转换器三种类型。这里将采用分段译码结构的电流舵DAC结构作为14位400MSPS数模转换器的结构。

该DAC由带隙基准电压电流源、电流源与电流开关阵列、译码器、时钟构成，如图1所示。其中，带隙电流源将产生的电流送给电流源与电流开关阵列，而译码器的主要功能是负责将14位输入数字信号转换为归零（Return-to-zero）码，把它们作为开关信号，来控制电流源与电流开关阵列。

图1 DAC系统结构

对于分段译码电流舵结构的数模转换器，可以根据译码电路的复杂程度和数模转换器的面积来选择分段点这里采用的是三段式结构，输入信号的高4位和中间4位分别采用温度计码控制单位电流源，低6位则直接控制二进制加权电流源。这种结构的优点是最小化了功耗和面积，同时也实现了电路的高采样率。

二、核心电路设计

（一）高精度带隙可编程基准电流源设计

所设计的DAC转换器的输出电流范围为8-32mA，因此为DAC量程可控的输出基准电路，图2为设计的可编程基准电流源电路结构。M5-M6通过镜像得到电流Iref，Idac为8位数模转换器产生的电流，两路电流通过M10-M11相加并镜像到M13-M14支路，这时流过M7-M8的电流Ibias为Iref与Idac之和。 从以上分析可以看出， 改变数模转换器的输入数字信号来调节Idac，就可以达到对Ibias的调节，从而实现了对电流的可控性。

图2 可编程基准电流源电路结构

（二）DAC转换器编解码电路的实现

DAC转换器编解码电路主要是将数字输入信号经过数字编码的方法，转换成所需要的编码方式，这里的编码方式可以为温度计码，也可以是线性码等，然后把它们送到电流源开关阵列中，目的是选择需导通的电流源管。

14位DAC转换器采用的是4+4+6的分段译码架构，低6位采用了二进制架构，所以这里不需要采用数字编码电路。而转换器的高8位采用的是温度计编码，需要用温度计编码电路将输入信号转换成温度计码。

图3 DAC转换器编码电路的结构图

图3中编码电路的最终输出编码为双路归零脉冲码（Dual return-to-zero pulse coding），这里将数模转换器输入的14位数字编码分成高中低三段。由于温度计码对于制低频干扰有很好的效果，所以在高4位的DAC采用了温度计码编码。而中间4位的数模转换器同样也采用了温度计码编码方式，其中的全差分结构得到互补的温度计编码30位。低位的6位数模转换器采用的是简单的二进制码编码，用全差分结构得到互补的二进制编码12位。经过同步控制得到72位编码，由于DAC转换器的精度很高，达到14位，而且速度达到200MHz，因此开关时序和内部相邻信号串扰（ISI）对于DAC转换器无杂散动态范围（SFDR）的影响将会非常敏感[5]，所以在输出控制电流阵列之前使用一个输出级将它们转换为对开关时序和内部相邻信号串扰（ISI）抑制能力较强的双路归零脉冲码，编码电路的最后输出为144位的双路归零脉冲码。

目前电流型DAC转换器的温度计编码电路主要有两种架构，一种是Row-Column编码架构，一种是Bit-Slice编码架构。

这里的DAC转换器的精度达到14~16位，对各种干扰特别敏感，因此DAC转换器的版图布局采用的是Bit-slice编码架构的布局方式。以4位二进制码为例进行说明，根据温度计码编码电路真值表，通过简单的逻辑化简可得到4位温度计编码电路的具体实现，如图4所示。在具体电路设计时遵循了这样三个规则[6,7]：（1）信号传输路径最短；（2）信号传输延迟一致；（3）使用最少的逻辑门。此外，锁存器在本电路中的使用目的是为了进一步保证输入信号的同步。

图4 4位温度计编码电路的具体实现

（三）电流源阵列的实现

DAC转换器编码电路最后输出为全差分双路归零脉冲码，互补电流源阵列的单元电路如图5所示。图5是电流源和输出控制开关电路，这是电流舵结构的模数转换器中重要的组成部分，采用的是共源共栅的电流源结构。全差分控制开关A和B控制电流源，提供全差分的输出电流。

图5 电流源开关单元电路

开关控制 A1、A3和 A2、A4为互补信号，由编码器产生。IOUT和IOUTN处接RSET，其电流由各个子电流源汇聚而成，且为互补信号输出。

使用了全差分双路归零脉冲码的电流源阵列的最终实现如图6所示。高6位为温度计编码，一共使用了126个电流源；中间位DAC转换器为4位，采用温度计码编码方式，一共使用了30个电流源；低6位为二进制编码方式，一共使用了16个电流源。这样就可以得到进一步细化的DAC的电路结构图。

图6 电流源阵列的结构

三、版图设计

在高精度CMOS电流型DAC版图布局中，电流源晶体管阵列是最核心的部分[7]，电流源晶体管之间的失配引起的随机误差会限制DAC的准确性，所以主要讨论电流源晶体管的布局方案。就电流源晶体管的布局而言，采用的是共中心的布局方案，如图7所示。

图7 电流源阵列晶体管匹配布局

最终设计的DAC整体版图如图8所示。该DAC电路模块的设计，采用SMIC 0.18um 1P6M混合信号CMOS工艺。

图8 DAC版图

四、仿真结果

目前，该DAC模块已经成功内嵌于一款输出频率为20MHz的高速频率合成器电路9957中，如图9所示。DAC的正弦编码仿真波形如图10所示。图示波形为RSET=10K，CODE=127。由图中曲线可看到带隙基准为1.15v，最大输出电流约为19.6mA。在应用中可根据需求通过调节RSET值和CODE值调节输出电流大小。可以得到该DAC的无杂散动态范围为72.47 dB，设计达到了应用需求。

图9 DDS-9957芯片显微照片

图10 DAC正弦仿真波形

五、结论

数模转换电路是混合信号处理系统中接口的关键。本文设计了一款14位高速电流定标DAC，给出了系统结构设计，详细描述了核心模块的电路设计，给出了电流源晶体管的布局方案和DAC的整体版图。采用SMIC 0.18um 1P6M混合信号CMOS工艺，使用Hspice仿真器，在微机和SUN工作站上进行设计和仿真，用Cadence Virtuso软件进行版图设计。对整个DAC进行了仿真验证，证明该电路满足设计需求。目前，所设计的DAC已经成功应用于一款输出频率为20MHz的高速频率合成器电路中，芯片测试结果表明该DAC动态和静态性能良好。

[1]Van der Plas G,Vandenbussche J,Sansen W.A 14-bit intrinsic accuracy Q2 random walk CMOS DAC[J].IEEE J.Solid-State Circuits.1999.34(12):1708-1718.

[2]Mercer D A.Low-Power Approaches to High-Speed Current-Steering Digital-to-Analog Converters in 0.18-um CMOS [J].IEEE J.Solid-State Circuits.2007.42(8):1688-1698.

[3]Guan X K,Wan G A.A 3V 110μW 3.1ppm/℃ Curvature compensated CMOS bandgap reference[C].IEEE ISCAS.Island of Kos,Greece.2006:602-606.

[4]Henriques B,Franca J.A high-speed programmable CMOS interface system combining D/A conversion and FIR filtering[J].IEEE J.Solid-State Circuits,1994.8(29):972-977.

[5]Cong Y,Geiger R.A 1.5-V 14-bit 100-MS/s selfcalibrated DAC[J].IEEE J.Solid-State Circuits,2003,38(12):2051-2060.

[6]Abdelhalim K,Genov R.CMOS DAC-Sharing Stimulator for Neural Recording and Stimulation Arrays[J].Digital Signal Processing,2011:1712-1715.

[7]Bastos J,Marques A,Steyaert M.A 12-bit intrinsic accuracy high-speed CMOS DAC[J].IEEE J.Solid-State Circuits.1998.33(12):1959-1969.