基于DM642的图像处理实验系统的设计

2011-04-10吴国庆

制造业自动化 2011年11期

关键词：牌照中断芯片

吴国庆

WU Guo-qing

（青海民族大学物理与电子信息工程学院，西宁 810007）

0 引言

数字图像处理是一门理论和实践紧密相结合的课程，单纯采用Matlab软件的实验方法拉开了理论和应用的距离。为了取得面向实际应用的实验效果，本文设计、实现了一种采用TI公司的多媒体DSP芯片TMS320DM642的图像处理实验系统。

1 系统硬件设计

本系统采用高性能的DSP芯片TMS320DM642作为核心处理器，扩展了SDRAM和FLASH存储器，集成了CCD、TV、JTAG仿真接口、UART等外设，充分利用了片上资源。系统既可以脱机工作，也可以通过接口进行二次开发，整合到其他系统中去。

图1 系统硬件组成结构图

系统硬件组成如图1所示。以TMS320DM642为核心，外部扩展了存储器SDRAM和Flash，分别用于程序运行和程序存储；通过控制视频编解码器完成视频的采集和输出；并通过McBSP接口实现UART，方便系统与外界的通信。

1.1 系统核心处理器

TMS32ODM642是TI公司2003年推出的一款针对多媒体处理领域应用的高速DSP处理器，基于C64X核心架构，集成了丰富的外围设备和接口，最高主频达到了720MHZ，并行处理指令的能力最大可达每个指令周期处理8条32位指令，因此最大指令处理速度为5760MIPS。超长指令字(VLIW)的DM642核具64个32位字长的通用寄存器，8个独立的功能单元(.L1,.L2,.S1,.S2,.D1;.D2,.M1和.M2)，2个寄存器文件(A和B)和2个数据交叉通道(1X和2X)。这些硬件资源对等分配为两个相同的组，每组占用一个数据交叉通道。DM642每周期能够提供4个16位MAC，两级缓存：一级程序缓存L1P是一个128 Kbit的直接映射缓存，另一级数据缓存L1D是一个128 Kbit双路结合设置缓存。L2缓存器能被配置成映射存储器、高速缓存或者两者结合。TMS32ODM642的一个很重要的外设就是VideoPort，它可以很方便的读写外部的视频解码器，TI公司提供了针对TMS32ODM642的视频解码器的驱动程序，用户只需开发应用程序即可，为系统的开发带来极大的方便[1]。

1.2 外设主要元器件

在高速图像采集和存储系统中因涉及到图像数据输入和输出，必然需要大的中间缓存，由于SDRAM具有的大容量、高速度和低价格的优势，使用SDRAM作为数据缓存是一种非常有效的方法[2]。系统选用的是MICRON公司生产的SDRAM存储器，SDRAM由1片型号是MT48LC4M32B2的芯片够成，用来储存程序、数据和视频。Flash选用SST公司推出的多用途、高性能、低电压、基于CMOS的SST39VF800A，其擦写次数高达100000次，在系统启动时作为Boot ROM使用。通信接口中利用DM642已有的同步串口McBSP与EDMA实现UART的方法，以满足与控制计算机进行串口通信的要求。

本系统选用的视频编码器是Philips公司的可编程视频输入处理芯片SAA7111A，它通过简洁的I2C 总线与其它器件和设备连接可以将视频信号转换为多种格式的数字信号。 SAA7111A采用CMOS工艺，内部包含两路模拟处理通道，可以选择视频源并可抗混叠滤波，同时还可以进行模数变换、自动钳位、自动增益控制、时钟产生、多制式解码等，另外还可以对亮度、对比度和饱和度进行控制。系统内部锁相环技术的集成使得其可靠性有了很大的提高，并极大地降低了设计复杂度。本系统选择了ADI公司的ADV7171作为视频解码芯片，可以将数字视频信号编码成普通电视所能接收的NTSC 或 PAL 制式的复合电视信号。该编码器可以接收或者产生HSYNC,VSYNC或者FIELD 等时序信号。当编码器处于主动模式，可以通过调节这些信号来改变脉冲的宽度和位置。ADV7171的设置是通过有两个从地址的双线，串行，双向输入输出口来完成的（和I2C兼容）。

无论是在普通模式还是省电或者睡眠模式，先进的电源管理使得电能的消耗得到最佳的控制。DM642需要高精度、稳定的双电源供电。本系统采用的TPS54310 ，3V 至 6V 输入，0.9V 到 3.3V 可调输出，连续额定电流达3A。TMS320DM642 芯片需要两种电源，分别为 CPU核心（CVDD）和外围 IO 接口（DVDD）供电。本系统采用了一个5V 电源驱动两个 MOSFET的开关电源(TPS54310)分别供给CPU核心电压CVDD(1.4V)和外围电压 DVDD(3.3V)，完全满足DM642 正常工作的要求。

2 系统软件设计

TI对自己的DSP产品提供软件开发支持，本系统的软件开发是在CCS(Code Composer Studio)编译环境下，基于DSP/BIOS环境下进行的。因为本系统主要用于数字图像处理实验，所以软件采用了模块化设计，针对具体的功能需求，通过配置不同的客户程序，可以实现特定的应用。

2.1 系统初始化

应用主程序需要先完成CSL（Chip Support Library）库的初始化，以便在程序中能调用相关的芯片级支持库函数。随后，开EDMA中断，并使能EDMA中的I2C通道的中断；开VP1、VP2口中断；初始化并启动I2C的数据传输，完成对视频解码芯片SAA7111A和视频编码芯片ADV7171的寄存器的参数初始化数配置；配置和启动VP0和VP1视频口；最后进入空闲等待循环。视频的采集以中断的方式进行，当一帧图像采集完后，触发VP0中断，系统调用相应的中断子程序对图像数据进行处理计算，最后将参数通过UART传输给控制计算机。

DM642的EDMA控制器负责片内L2存储器与其它设备之间的数据传输。能提供超过2Gb/s的外部带宽，有64个通道,每1个通道都有1个事件与之关联，由这些事件触发相应通道的传输。A/D和D/A芯片的初始化过程通过EDMA中的I2C通道来实现。要传输的数据参数在EDMA的参数RAM表中进行配置，其中主要包括源数据起始地址、目的地址、地址的修改方式、要传输的数据格式和大小。对二个芯片的初始化数据参数分别配置在二个不同的RAM表中。第一次I2C通道的EDMA数据传输完毕后由EDMA控制器向CPU发出中断，中断处理程序载入第二次I2C传输的RAM参数表，启动第二次传输过程。从而完成二个芯片的初始化过程。

2.2 视频采集与输出

对应于YUV4：2：2的格式视频数据采集，EDMA中用于VP0的数据传输有三个通道。系统中将视频端口VP0配置为连续帧采集的方式，也就是启动第一帧的采集后，后面帧的采集连续进行不需要另外的帧同步信号。在隔行扫描模式下，每帧分为两场，两场在时域上是分开的，通过EDMA链表可自动实现场合成，不需占用额外的CPU时间。EDMA的参数RAM存放了有关的传输参数,这些参数用于产生EDMA读写操作所需要的地址。在使用EDMA通道传输奇数场与偶数场时，分别使用不同的EDMA参数RAM。每一帧数据通过EDMA传输至SDRAM完毕之后，VP0会向CPU发出一个中断，相应的中断程序对会对采集到的图像数据进行处里。DM642的视频采集端口VP0的FIFO中采集的数据超过了门限值寄存器中设定的门限值时，触发一个EDMA传输，将数据从采集FIFO搬移到采集缓存区给DSP进行处理[3]。

当视频显示端口VP1的FIFO中数据为空时，触发1个EDMA传输，将处理后数据从显示缓冲区搬移到该FIFO中，并经SAA7171转化为模拟视频数字信号，然后等待中断显示图像。视频输出功能在实际应用中可以根据需要将中间处理图像结果数据通过EDMA中的VP1通道直接写入视频FIFO。

2.3 通信接口

系统中通过软件的方法实现通信接口功能，利用已有的McBSP和EDMA实现UART功能[4]。同步串口依赖三条分离的信号线（数据、帧同步和时钟）来实现数据的传输，而异步通信只是在一根信号线上进行。要用同步串口实现异步传输，需要通过在数据的首尾加入起始位和停止位，让接收方知道数据传输何时开始和停止。用McBSP实现UART功能，除了对McBSP进行正确设置外，还需要正确设置EDMA，对McBSP收发数据进行软件处理。EDMA实现内存到McBSP之间的高效数据搬移，数据处理软件对待发送的数据进行编码，对接收到的数据进行解码。