数字中频正交采样及其FPGA实现❋

张碧锋，郭英

数字中频正交采样及其FPGA实现❋

张碧锋，郭英

（空军工程大学电讯工程学院，西安710077）

为满足高性能信号处理的要求，需要直接对中频信号进行采样得到正交的两路信号。分析了直接中频正交采样的基本原理，给出了其中最重要的滤波器设计思想及其在FPGA上的硬件实现方法，并仿真验证该方法的有效性。理论分析和实验结果表明，这一方法可以满足高性能信号处理的要求。

信号处理；数字中频；正交采样；低通滤波；相干检波；FPGA实现

1 引言

在信号处理领域，对接收到的信号进行正交采样，可保留信号的幅度和相位信息，因而在雷达、声纳、通信等电子系统中得到了广泛的应用。

正交采样有多种设计和实现方法，目前最为常用的有两种：一是基于DSP芯片编程实现，这种方法的优点是所设计的滤波器稳定性好、精确度高、修改滤波器的参数方便，但受DSP芯片本身流水级数和时钟速度的限制，当滤波器的阶数增加或者字长增加时，计算时间会成倍增加，高速运算应用中往往速度达不到要求；另一种是基于FPGA芯片，通过VHDL、Verilog HDL等硬件描述语言设计实现，FPGA可以高速并行处理，具有体积小、功耗小、现场可编程的特点，所以用FPGA实现DDC算法有很好的前景。在本文中，通过MATLAB仿真对正交采样的低通滤波部分进行了优化，并选用Altera公司的Cyclone II系列EP2C70器件，设计并实现该正交采样系统。

2 数字正交采样的原理

2.1 模拟正交采样和数字正交采样的比较

传统的正交相干检波采用模拟电路来实现，由于受模拟器件性能的限制，当产生的两个本振信号不正交时，就会产生虚假信号，致使I、Q两路不能达到完全的正交，同时还存在I、Q幅度的不一致性，因此对I，Q两路的调校十分困难。在模拟域实现正交采样只适用于对虚假抑制要求不高的场合，如小于30 dB，这时的正交误差允许不大于3°。

随着电子器件的发展和高速A／D的出现，结合数字信号处理技术，为解决零中频相位的正交误差和幅度的不平衡，提高镜频抑制比，可采用数字正交采样技术［1］。与传统的方法不同，数字正交采样技术先对中频信号直接采样，然后再对变换后的数字信号进行处理，进而得到所需的正交双路信号。中频直接采样的常见方法有低通滤波法、希尔伯特变换法、贝塞尔插值法以及多相滤波法，这些方法本质上都归结于低通滤波法。本文以常见的低通滤波法为例来说明正交采样的原理及实现过程，其框图如图1所示。

2.2 数字中频正交采样的原理

低通滤波法与传统的模拟双通道正交采样的实现方法基本相同，只是将A／D放在移频前，消除了由于两路A／D不一致引起的镜频分量。另外，采用数字滤波器，减少了由于模拟滤波器精度低、稳定性差、两路难以完全一致所引起的镜频分量。

图1中，B、f0、fs分别为基频信号带宽、回波信号载频和采样频率，则该中频信号可以表示成如下形式［2，3］：

式中，A（t）和φ（t）代表有用信号的幅度和相位信息，以采样率fs（fs＝4f0／（2M－1），fs≥2B且M为正整数）对此信号采样，采样后的输出为

由上式可以看出，采样输出的信号中包含了所需的有用信息，x（n）即为交替的I、Q双路信号，只不过在符号上需要进行修正。另外，I、Q两路输出信号在时间上相差一个采样周期，要得到标准的I、Q双路信号，则需要经过后续的数字信号处理来实现。这种数字化方法，既完成了正交化处理，又实现了信号的检波。

正交采样的频谱示意图［4］如图2所示，根据带通采样定理取fs＝（3B／4）×f0，即式（2）中的M＝2，则A／D变换后的频谱如图2（a）所示。之后将此采样信号分别乘以cosω0tn和－sinω0tn，在频域上则等效于将频谱左移π／2，即将正频谱的中心移到了零频，时域信号也相应地分解为实部和虚部。接着通过低通滤波器，在频域上就是滤除掉相当于高频的负频谱分量，在时域上等效于将分离出的实、虚部通过滤波插值得到I、Q两路同一时刻的采样值，如图2（c）所示。滤波后数据率仍为2B，故对其进行1／2抽取以降低数据率，在频域上等效为频谱叠加，最后可得到如图2（d）所示的频谱结构，在时域上即得到了所需信号的复包络。

要得到图2（d）所示的信号频谱图，在fs＝2B的情况下，要求低通滤波器具有尖锐的截止特性，低通滤波器的止带衰减情况直接影响对负频谱的抑制程度，决定了镜频残余的大小，因此低通滤波器的设计是整个正交采样系统实现的关键。

3 正交采样系统中滤波器的设计

3.1 基于MATLAB的数字低通滤波器设计

常见的FIR滤波器设计方法［5］主要有窗函数法、频率抽样法、切比雪夫逼近法和约束最小二乘法。本文以窗函数法和切比雪夫逼近法为例说明设计过程。

窗函数法在设计FIR数字滤波器中有很重要的作用，正确选择窗函数可以提高所设计的数字滤波器的性能，或者在满足性能的情况下，减小FIR数字滤波器的阶数。MATLAB信号处理工具箱提供了两个用窗函数法设计FIR滤波器的函数，即设计具有标准频率响应的FIR滤波器的FIR1函数和设计具有任意频率响应的多带FIR滤波器的FIR2函数。实际设计中，可以参考各种窗函数（如汉宁窗、布莱克曼窗等）的过渡带、旁瓣峰值幅度和阻带最小衰减等具体参数选择合适的窗函数，使所设计的FIR滤波器的频率响应逼近所要求的理想滤波器的响应。

采用窗函数法设计FIR滤波器，设计简单、方便，但是不容易设计出预先给出截止频率的滤波器，也不容易在已知滤波器阶数前提下得到最优解。切比雪夫法是一种等波纹逼近法，它使误差在整个频带均匀分布，对同样的技术指标，采用最大误差最小的准则来获得唯一的最佳解。MATLAB信号处理工具箱提供了两个有关切比雪夫逼近算法应用的函数，即最佳一致逼近法设计FIR滤波器的函数Remez和最佳一致逼近法设计FIR滤波器的阶数估计函数Remezord。本文设计滤波器用的是后者。

3.2 基于乘加单元（MAC）的FIR优化设计

通常，FIR滤波器的系数都是固定的，为了采用乘加器阵列，硬件上大多采用转置型FIR结构，以八阶滤波器为例，其结构示意图如图3所示。图中D对应时域中的一次延时，输出由输入信号的各次延时乘以相应的系数得到。图中所示的结构中包括8次乘法、8次加法，在这种结构中，每个乘加器的结构都是相同的，并且多个FIR滤波器可以方便地直接级联。

当滤波器是线性相位时，也可以采用标准形FIR结构，它可以减少一半的乘法器，因而节省了资源。对图3所示的滤波器采用这种结构后，乘法次数由原来的8次减少为4次，而加法次数增加4次，由于一次乘法的运算量远大于一次加法的运算量，因此总运算量较之前的结构有所减少。当阶数为偶数或为奇数时，线性相位FIR滤波器的硬件实现方法略有不同。当阶数n为偶数时，可按图4的方法来实现；当阶数为奇数时，只需要去掉一组移位寄存器，可按图5给出的方法来实现（图中滤波器的阶数等于7）。

为了提高滤波器的运算效率，对上述结构改用流水线结构，在每一级乘加后加一寄存器。另外，对经过归一化的滤波器系数，利用它们与2的幂次方的接近程度，对乘法运算进一步简化，如图6所示。如滤波器的系数为｛11，64，31，127，31，64，11｝时，输入信号与系数64相乘，可以对原数左移6位得到；与系数31相乘，可以对原数先左移5位，再从中减去原数得到；与系数11相乘，可以用对其进行左移3位和左移2位的数的和中减去原数得到。经过上述对乘法运算的简化，很大程度上减少了乘法运算的代价，从而节省了资源。

4 仿真及实现

以MATLAB设计工具对正交采样设计为例进行仿真。在某正交采样系统中，设信号采样频率fs＝40 MHz，输入信号采用线性调频信号的形式，其中心频率f0＝8.5 MHz，带宽Bk＝1 MHz。如图7（a）所示，正交采样前对此信号进行匹配滤波以评估性能，结果如图7（b）所示。滤波器采用Remez函数设计，阶数为32阶，截止频率为0.5，阻带衰减为－70 dB，其幅频响应如图7（c）所示。信号经过滤波后为零中频信号，其时、频域波形及对其匹配滤波结果如图7（d）、（e）、（f）所示。

对比图7（b）和图7（f）可看出，正交变换前对信号匹配滤波的结果最高副瓣为39～41 dB，而正交变换后的匹配滤波结果最高副瓣为36～37 dB。造成脉压性能下降的主要原因是由于正交变换中设计的滤波器的频率响应是非理想的，信号经过此滤波器，与该滤波器的卷积结果导致信号频谱泄露，从而影响了脉压性能。在信号采样率给定的情况下，可以通过提高滤波器的阶数以使其频率响应接近理想滤波器的方法来减小频谱泄露，提高脉压性能。

实现时，选用Altera公司的Cyclone II系列EP2C70器件［6］，它能够在250 MHz下运行，消除了复杂算法计算的性能瓶颈。采用速度为40 MHz、14 bit的A／D变换器，信号经过A／D采样后对其进行DDC变换，首先进行频谱的搬移，将正频谱混频至零中频，接着通过低通滤波器，滤除负频谱部分，最后对得到的信号正频谱部分进行适当倍数的抽取以降低数据率，减轻后续信号处理的难度。整个正交采样系统的硬件实现框图如图8所示。

对中频为f0的回波信号，用采样率为fs的速率对其进行采样，由带通采样定理知能满足fs≥2B的最大正整数），由于tn＝n／fs，因此，图1中的cosω0tn实际上可以简化为cos（nπ／2），其取值为1，0，－1，0，…，同样，－sinω0tn可以简化为0，－1，0，1。因此，在图8所示的硬件框图中，信号与系数相乘的运算，简化为只对输入信号进行简单数值变换即可。

利用MATLAB设计的滤波器的系数，对其进行归一化、取整、量化，滤波器的系数字长为16 bit。输入信号为14 bit，对其符号扩展为16 bit以易于通用。利用滤波器系数的对称性，并利用内嵌的丰富的乘法器资源，I、Q两路的滤波器分别占用16个乘法器。

最后，对得到的信号进行抽取，并根据输出的最大值从中截取16 bit的有效值，在本设计中截取16∶31位，图9是系统在Quatrus II上的运行数据，其结果经过验证与MATLAB的仿真结果一致。实验结果表明该方案在整个频带内对镜频分量的抑制在－60 dB以下，可以满足信号处理的要求。若要得到更好的镜频抑制效果，可以通过增加字长和FIR滤波器长度来实现。

5 注意事项

5.1 关于雷达脉冲重复周期（PRI）的选择

为了保证隔周期数据的一致性及距离单元对齐，通常要求脉冲重复周期是采样周期的整数倍。对正交中频采样，为保证对同一距离单元的不同周期插值滤波结果的一致性，要求PRI应为采样周期4倍的整数倍。

5.2 关于滤波器的暂态效应

采用数字滤波器后，在每个PRI开始，当数据未充满整个滤波器时，滤波输出的数据是不正确的，这就是滤波器的暂态效应。这种现象是无法避免的。实际上，这种现象在模拟正交采样电路中也是存在的，它由A／D变换之前的模拟低通滤波器产生。对非平稳的PRI起始，模拟滤波器也存在暂态，且这个暂态的长短与滤波器带宽及过渡带有关，与之相应的是数字滤波器的阶数，只不过是我们对模拟电路中的暂态现象很少注意罢了。

5.3 关于输入输出数据的同步

对于中频正交采样电路，由于A／D变换后的数据是连续的，所以在进行l／2抽取将数据分配为I、Q两路时必须注意与相应滤波器及符号的配合，即要求将第一个数据打入I路滤波器，而将第二个数据打入Q路滤波器后才能开始进行滤波。至于数据起始位置（第一个数据的确切位置）的不同则仅影响信号的初相，而不影响正交性及频谱的正负。

6 总结

低通滤波法是数字正交采样方法中最基本的一种。本文较为详细地分析了用低通滤波法实现中频正交采样的原理，重点描述了低通滤波器的设计及优化方法，并借助MATLAB工具进行仿真。在Cyclone II系列EP2C70上的硬件实现结果表明，该方案能以较低的滤波器阶数实现较高的镜频抑制比，节省了硬件资源，易于对信号进行实时处理和硬件实现。

［1］Fudge J，Legako M，Sehreiner C.An approach to efficient wideband digital down conversion［C］／／Proceedings of IC SPAT.Toronto：IEEE，1998：713－717.

［2］杨小牛，楼才义，徐建良.软件无线电原理与应用［M］.北京：电子工业出版社，2001：60－61.

YANG Xiao－niu，LOU Cai－yi，XU Jian－liang.Principle and Application of Software Radio［M］.Beijing：Publishing House of Electronics Industry，2001：60－61.（in Chinese）

［3］王吉滨，孟宪德，冀振元.直接中频采样实现正交相干检波的研究［J］.哈尔滨工业大学学报，2001，33（1）：116－119.

WANG Ji－bin，MENG Xian－de，JI Zhen－yuan.Realization of quadrature coherent detection by direct sampling of IF signal［J］.Journal of Harbin Institute of Technology，2001，33（1）：116－119.（in Chinese）

［4］苏涛，强生斌，吴顺君.数字正交采样和脉压的高效算法及实现［J］.现代雷达，2001，23（1）：39：41－48.

SU Tao，Qiang Sheng－bin，WU Shun－jun.An Efficient Algorithm Realizing the Quadrature Sampling and Pulse Compression［J］.Modern Radar，2001，23（1）：39：41－48.（in Chinese）

［5］薛年喜.MATLAB在数字信号处理中的应用［M］.北京：清华大学出版社，2003：226－244.

XUE Nian－xi.Application of Matlab in Digital Signal Processing［M］.Beijing：Tsinghua University Press，2003：226－244.（in Chinese）

［6］任爱锋，初秀琴，常存，等.基于FPGA的嵌入式系统设计［M］.西安：西安电子科技大学出版社，2004：26－32.

REN Ai－feng，CHU Xiu－qin，CHANG Cun，et al.Embedded System Design Based on FPGA［M］.Xi′an：Xidian University Press，2004：26－32.（in Chinese）

ZHANG Bi－feng was born in Weinan，Shaanxi Province，in 1983.He received the B.S.degree from Xidian University in 2005. He is now an assistant engineer and also a graduate student.His research interests include communication engineering and digital signal processing.

Email：melsea＠sohu.com

郭英（1961－），女，山西运城人，空军工程大学教授、博士生导师，主要研究方向为通信工程和语音信号处理。

GUO Ying was born in Yuncheng，Shanxi Province，in 1961.She is now a professor and also the Ph.D.supervisor.Her research interests include communication engineering and voice signal processing.

Digital Quadrature Sampling of IF Signal and its FPGA Implementation

ZHANG Bi-feng，GUO Ying
（Institute of Telecommunication Engineering，Air Force Engineering University，Xi′an 710077，China）

To satisfy the requirement of high performance signal processing technique，it is necessary to use the direct sampling of IF（Intermediate Frequency）signal to obtain quadrature signals.This paper analyses the principle of the quadrature sampling of IF signal，presents the method to design the filter and its FPGA implementation，and finally，validates the effectiveless of this method through a simulation.Theorectical analysis and simulation result demonstrate that the requirement of high performance signal processing technique can be completely satisfied with this methods.

signal processing；digital IF；quadrature sampling；LPF；coherent detector；FPGA implementation

TN911.72

A

10.3969／j.issn.1001－893x.2011.02.009

张碧锋（1983－），男，陕西渭南人，2005年于西安电子科技大学获学士学位，现为助理工程师、空军工程大学硕士研究生，主要研究方向为通信工程和数字信号处理；

1001－893X（2011）02－0046－06

2010－10－09；

2010－11－24